Trabajo Preparatorio SD No.6

Escuela Politécnica Nacional EPN. Hualpa Vivanco Marlon Jahir

1

Trabajo Preparatorio Corregido de DISEÑO COMBINACIONAL. (24 de enero del 2022) Hualpa Marlon marlon.hualpa@epn.edu.ec Laboratorio de Sistemas Digitales GR3-2 EPN RESUMEN – Se planteó como objetivo conocer, familiarizarse e implementar circuitos integrados a los esquemas de diseño de circuitos lógicos que se venían haciendo a lo largo de la asignatura.

Se propuso una serie de actividades, entre ellas se encontraba consultar acerca de los diferentes tipos de circuitos integrados, sus diferencias, usos, ventajas y desventajas. Posteriormente se definieron nuevas actividades, las cuales constaban de diseñar ciertos circuitos lógicos, tomando en cuenta el uso de los CI que fueron asignados a investigar y consultar.

de realizar la esquematización y diseño y como estos pudieron ser solventados y bajo que componentes. Nótese que un sistema combinacional es un bloque digital en donde los valores de salida dependen únicamente de las combinaciones de entrada.

En este sistema el número de entradas (En) puede ser mayor, menor o igual al número de salidas (Sm).

II. DESARROLLO DE LAS PREGUNTAS Palabras clave. – CI – Sumadores – Comparadores– BCD– Complemento a 2.

ABSTRACT – The objective was to know, familiarize and implement integrated circuits to the design schemes of logical circuits that were being done throughout the subject. A number of activities were proposed, including consulting on the different types of integrated circuits, their differences, uses, advantages and disadvantages. Subsequently, new activities were defined, which consisted of designing certain logical circuits, taking into account the use of the ICs that were assigned to investigate and consult.

Keywords. – CI – Adders – Comparators – BCD – Complement to 2.

A. Consultar las características, tablas de función y distribución de pines de los circuitos integrados: 7480, 7482, 7483, 74183,74283.

1) Circuito integrado 7480 Trata de un sumador completo de un bit, Es una compuerta lógica AND basada en tecnología TTL, acrónimo inglés de Transistor-Transistor Logic o "Lógica Transistor a Transistor".

Esta compuerta tiene muchas aplicaciones en la electrónica digital, dentro de las cuales se encuentran decodificadores, sistemas pasa mensajes, relojes digitales, entre otros.

Adelante se muestra la tabla de función de tal circuito:

I. INTRODUCCIÓN

A través del siguiente documento se propone realizar y detallar una serie de actividades predispuestas como parte del Trabajo Preparatorio de la Practica No.6 de la asignatura de Fundamentos de Sistemas Digitales. Para lo cual, tales actividades se dividieron en dos partes, una conformada por la parte teórica, en donde el lector y/o estudiante deberá consultar información sobre una cantidad predispuesta de circuitos integrados de todo tipo, el mismo deberá presentar las correspondientes tablas de verdad y distribución de pines de cada uno. La segunda parte de este documento, consta de la realización y esquematización de circuitos lógicos según ciertas condiciones predispuestas tal y como fueron descritas en la hoja de la práctica. Para lo cual, el estudiante y lector, será informado sobre la construcción y funcionamiento de cada uno de los circuitos implementados en la herramienta de simulación Proteus 8 Professional. Así mismo se presentará los inconvenientes (de ser el caso) que se encontraron al momento

TABLA I TABLA DE FUNCIÓN DEL CIRCUITO INTEGRADO 7480.

Entradas 𝑪𝒏 0 0 0 0 1 1 1 1

𝑩 0 0 1 1 0 0 1 1

𝑨 0 1 0 1 0 1 0 1

Salidas 𝑪′ 𝒏+𝟏 1 1 1 0 1 0 0 0

𝑬 1 0 0 1 0 1 1 0

𝑬′ 0 1 1 0 1 0 0 1

Así mismo, se procede a mostrar la distribución de pines correspondientes al circuito:

Escuela Politécnica Nacional EPN. Hualpa Vivanco Marlon Jahir

2

Fig. 1. Distribución de pines del Circuito Integrado 7480.

Fig. 2. Distribución de pines del Circuito Integrado 7482.

2) Circuito integrado 7482 Este circuito contiene un sumador completo de dos bits. Se caracteriza porque realiza la suma de dos números binarios de 2 bits cada uno. Las salidas muestran la suma de cada bit y además consta de un carry que se obtiene del segundo bit.

TABLA II

3) Circuito integrado 7483 Es un sumador completo, caracterizado por su capacidad de realizar la suma de dos números binarios de cuatro bits cada uno. Las salidas muestran la suma de cada bit, además consta de un carry que se obtiene del segundo bit. Adelante, se muestra la tabla de funciones:

TABLA DE FUNCIÓN DEL CIRCUITO INTEGRADO 7482.

TABLA III TABLA DE FUNCIÓN DEL CIRCUITO INTEGRADO 7483.

𝑺𝒂𝒍𝒊𝒅𝒂𝒔 𝑬𝒏𝒕𝒓𝒂𝒅𝒂𝒔

𝑪=𝟎

Entradas

𝑪=𝟏

Salidas

B4 B3 B2 B1 A4 A3 A2 A1 E1 E2 E3 E4 C4

𝑩𝟐 𝑩𝟏 𝑨𝟐 𝑨𝟏 𝑬𝟏 𝑬𝟐 𝑪𝟐 𝑬𝟏 𝑬𝟐 𝑪𝟐

0

0

0

1

1

0

0

0

1

0

0

1

0

0

0

0

0

0

0

0

1

0

0

0

1

1

0

0

1

0

0

1

0

0

0

0

0

0

0

1

1

0

0

0

1

0

0

0

1

1

1

0

1

0

0

0

0

1

1

0

0

1

0

1

0

0

0

1

0

1

1

0

0

0

1

0

1

1

1

0

1

0

0

0

1

1

0

1

0

1

1

0

0

1

0

0

0

1

0

1

1

0

0

1

0

1

1

1

0

0

0

1

0

1

1

0

1

1

0

0

0

1

0

1

1

1

0

0

1

1

0

1

1

0

0

0

0

1

0

1

1

0

1

0

0

1

1

1

0

0

0

1

1

0

1

0

1

1

0

0

0

1

1

0

1

1

0

0

1

1

0

1

1

1

0

0

0

0

1

1

0

1

1

1

0

1

1

0

1

0

1

1

1

1

1

0

1

0

1

0

1

1

1

1

1

1

0

1

1

1

1

1

Así mismo, se muestra la distribución de pines:

Así mismo, se muestra la distribución:

Fig. 3. Distribución de pines del Circuito Integrado 7483.

4) Circuito integrado 74183 Es un doble integrado 74183 es un doble sumador completo. Se caracteriza por tener un bit de carry por cada bit, lo que permite que se use en múltiple entrada, A la salida se tiene una suma verdadera con su correspondiente carry. A continuación, se muestra la tabla de funciones:

Escuela Politécnica Nacional EPN. Hualpa Vivanco Marlon Jahir

3

TABLA IV TABLA DE FUNCIÓN DEL CIRCUITO INTEGRADO 74183.

Entradas

Salidas

𝑪𝒏 0 0 0 0 1 1 1

𝑩 0 0 1 1 0 0 1

𝑨 0 1 0 1 0 1 0

𝑪𝒏+𝟏 0 0 0 1 0 1 1

𝑬 0 1 1 0 1 0 0

1

1

1

1

1

Así mismo la distribución de pines viene dada de la siguiente forma:

Fig. 5. Distribución de pines del Circuito Integrado 74283.

B. Consultar las características, tabla de función y distribución de pines de los circuitos integrados: 74181, 74381, 74382.

1) Circuito integrado 74181.

Es una unidad paralela de alta velocidad. Tiene un equivalente de 75 compuertas de 4 bits que utilizan aritmética lógica (ALU).

Entre las operaciones que puede realizar están: la suma, la resta, transferencia correcta y decremento. Adelante s muestra la tabla de función.

TABLA VI TABLA DE FUNCIÓN DEL CIRCUITO INTEGRADO 74181.

Fig. 4. Distribución de pines del Circuito Integrado 74183.

5) Circuito integrado 74283 Tiene un funcionamiento similar al circuito integrado 7483, con la diferencia en la distribución de pines. Adelante se muestra su correspondiente tabla de función: TABLA V TABLA DE FUNCIÓN DEL CIRCUITO INTEGRADO 7480.

Así mismo, se tiene que su distribución de pines viene dada de la siguiente forma:

Así mismo, se tiene la siguiente distribución de pines:

Fig. 6. Distribución de pines del Circuito Integrado 74181.

Escuela Politécnica Nacional EPN. Hualpa Vivanco Marlon Jahir 2) Circuito integrado 74381/74382 Ambos se caracterizan por tener 3 líneas de operación. Pueden realizar hasta ocho operaciones aritméticas utilizando dos palabras de 4 bits de cada una. Así también se tiene:

4 1) Display Cátodo común Es aquel que tiene el pin común conectado a los negativos de los LED’s (cátodo). Esto significa que este tipo de display se «controla» con ‘1’ s lógicos o con voltaje positivo. El arreglo para un display de cátodo común sería el siguiente:

TABLA VII TABLA DE FUNCIÓN DEL CIRCUITO INTEGRADO 74381/74382.

Selector 𝑺𝟐 𝑺𝟏 𝑺𝟑 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

Operación 𝐶𝑙𝑒𝑎𝑟 𝐴−𝐵 𝐵−𝐴 𝐴+𝐵 𝐴𝑜𝐵 𝐴, 𝐵 𝐴𝐵 𝑃𝑅𝐸𝑆𝐸𝑇

A continuación, se muestra la forma en la que vienen distribuidos los pines de este circuito integrado.

Fig. 8. Arreglo para un display de cátodo común 2) Display ánodo común: Es aquel cuyos ánodos están conectados al mismo punto. Este tipo de display es controlado por ceros, es decir que el microcontrolador o MCU, FPGA o microprocesador, le asigna a cada segmento unos cero lógicos (también llamada tierra digital). El esquema o diagrama del display de 7 segmentos en ánodo común es:

Fig. 9. Arreglo para un display de ánodo común Fig. 7 Distribución de pines del Circuito Integrado 74381/74382.

C. Consulte el funcionamiento y distribución de pines de los displays de 7 segmentos (tanto ánodo como cátodo común) y de los displays hexadecimales TIL. Compare estos dos tipos de displays, presentar ventajas y desventajas.

3) Display hexadecimal TIL. Es un arreglo de 4x7 LEDs más 2 puntos decimales, con decodificador incluido y un retenedor de 4 bits. Donde su configuración y distribución de pines viene dada de la siguiente forma:

Un display se refiere a un conjunto de 7 leds conectados y posicionados apropiadamente. Encendiendo algunos de ellos y apagando otros podemos ir formando diferentes números.

Veamos la disposición de los segmentos: Existen dos tipos principales para los display 7 segmentos. Esta diferencia depende principalmente del arreglo como están conectados los leds que forman a cada segmento.

Se tiene que un led tiene dos terminales que se denominan: cátodo y ánodo. El ánodo es la parte positiva del LED, mientras que el cátodo es el pin negativo. Entonces los tipos de display de 7 segmentos se dividen en aquellos de cátodo común y los de ánodo común. El display tendrá además de los 7 segmentos, 1 pin común. Este pin común se conecta al cátodo o al ánodo dependiendo del tipo de display.

Fig. 10. Distribución de pines del Display hexadecimal TIL. Posteriormente se tiene que Este dispositivo tiene la ventaja de que ya tiene incorporado los decodificadores, a diferencia de los de 7 segmentos, los cuales necesitan los decodificadores.

Con los TIL-311 se expresar cualquier carácter hexadecimal, mientras que en los displays debido al decodificador utilizado para su funcionamiento solo se nos permite representar número

Escuela Politécnica Nacional EPN. Hualpa Vivanco Marlon Jahir del 0 al 9 y a partir de este en el display aparecen signos que no tienen aplicación. Las principales diferencias que se pueden apreciar a simple vista, son que el TILL es capaz de mostrar en pantalla la información e hexadecimal, mientras que los displays de ánodo y cátodo común expresan su información en BCD. Otra diferencia que se puede notar, es que, para el funcionamiento de los displays de ánodo y cátodo común, se necesita de decodificadores BCD (7447 y 7448), lo cual implica pérdida de tiempo en el armado, mientras que si usamos el TIL311 este no necesita de decodificadores, ya que este ya los tiene incorporados D. . Usando Sumadores Binarios de Cuatro Bits y los módulos que se consideren necesarios, diseñe un sumador de dígitos decimales en código BCD. Este sumador acepta como entrada nueve bits que representa dos dígitos BCD más un acarreo de la etapa anterior. El sumador generará como salida dos dígitos BCD (decenas y unidades) los cuales serán representados utilizando displays de 7 segmentos. Utilice el circuito 7483 consultado en el numeral 3.1.

Para el diseño del circuito lógico se tuvieron a disposición los siguientes componentes: • 7SEG-COM-ANODE. • 74LS47.

• 7483 • AND. • OR_3.

• TERMINAL POWER. • TERMINAL GROUND. • TERMINAL DEFAULT

5 TABLA VIII NÚMEROS BINARIOS DE CUATRO BITS

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

Código Binario B C 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Nótese que, si el número binario de salida es mayor al 9 binario, entonces se le procederá a sumar un 6 binario, para obtener el número representación de unidades, y activar el contador de decenas. De no ser el caso, se le suma al numero un 0 binario, resultando el mismo número inicial, y no habrá necesidad de encender el contador de decenas.

Adelante se muestra la representación de lo antes comentado:

Además, se debe tomar en cuenta que las posibles salidas del resultado pertenecen al siguiente grupo: 𝑅 = {0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18} Nótese que para este caso, solamente se dispondrá de números enteros positivos en los display de entrada y de salida. Esto debido a que el número máximo que se puede insertar en los sumandos es el 910 , por tal motivo el máximo resultado que se puede obtener será 1810 , que será la suma de 910 con 910 .

Por otra parte, se asignaron las siguientes entradas: • 𝐴0 • 𝐴1 • 𝐴2 • 𝐴3 • 𝐵0 • 𝐵1 • 𝐵2 • 𝐵3 Mismas que representarán los dígitos del número binario A y el número binario B, ambos de 4 bits.

Aquí con el uso del sumador 7483, se procede a sumar el binario A con el binario B. De esto se tiene la siguiente tabla de posibles combinaciones:

Fig. 11. Circuito lógico referente a un sumador de dígitos decimales en código BCD. E. Diseñar un circuito sumador-restador de dos números de cuatro bits en complemento A-2. El circuito debe utilizar un único integrado 74181 y la función del circuito cambiará dependiendo del bit de entrada X. Si X=1 el circuito será sumador y si X=0 el circuito será restador.

De esto, se debe tomar en cuenta la siguiente tabla:

Escuela Politécnica Nacional EPN. Hualpa Vivanco Marlon Jahir

6

TABLA IX TABLA DE CONVERSIÓN DE UN NÚMERO DECIMAL A SU EQUIVALENTE EN COMPLEMENTO A 1, COMPLEMENTO A 2 Y SIGNO – MAGNITUD.

De aquí se tiene que para obtener el complemente a 2 de algún número binario, se debe de hallar su complemente a 1, a ese binario se le debe de sumar un uno decimal en binario.

Teniendo en cuenta lo mencionado anteriormente, se procede a enlistar los componentes utilizados para esquematización del circuito lógico.

• 7SEG-COM-ANODE. • 74LS47.

• 74LS181.

• XOR. • NOT. • TERMINAL POWER. • TERMINAL GROUND. • TERMINAL DEFAULT. En donde el circuito constaba de realizar una suma entre dos binarios de cuatro bits si una entrada se encontraba en “ALTO”, por otra parte, si la misma se encontraba en “BAJO”, se procedía a realizar la resta de los números binarios ingresados.

Nótese que el resultado trabaja únicamente en el rango siguiente: 𝑅 = {0,1,2,3,4,5,6,7} Esto dado que el ejercicio dictaba que se podía usar solamente un único integrado 74181, esto complicó el diseño, dado que no se encontró una forma de expresar los números negativos, teniendo en cuenta la anterior condición.

Adelante se muestra la implementación del circuito lógico en Proteus.

Donde, se asignaron las siguientes entradas: • 𝐴0 • 𝐴1 • 𝐴2 • 𝐴3 • 𝐵0 • 𝐵1 • 𝐵2 • 𝐵3 • 𝑀𝑂𝐷𝑂 Mismas que hacen referencia a los dígitos de los binarios de 4 bits A y B, además una extra entrada la cual dictará si la función del circuito es la de un sumador o la de un restador.

Comenzando, se usó el CI 7485, con la finalidad de obtener el número mayor entre el binario A y el binario B. Así obteniéndose los números binarios M (mayor) y N (menor), en donde se colocarán en el CI 74LS181, para proceder a realizar la resta o suma, según el “MODO” en el que se encuentre.

Después con ayuda del CI 7485, se compara si el numero obtenido después de realizar la suma sea mayor a 9 en binario, de ser el caso, se le suma a tal número un 6 binario, de otra forma se quedaría el número tal cual.

Fig. 12. Circuito sumador-restador de dos números de cuatro bits en complemento A-2 En donde nótese que en la sección de “RESULTADO” se muestran 3 Displays, en donde el de la izquierda representa el signo del resultado, el del medio representa la cantidad de decenas, y finalmente el de la derecha representa la cantidad de unidades.

F. Diseñar un circuito lógico que disponga de dos entradas (A, B) cada una de las cuales recibe un número de un digito codificado en BCD, y una entrada de selección (S), de manera que cuando la entrada S=0 en la salida (Y) aparezca el número mayor entre A y B, y que cuando S=1, en la salida (Y) se muestre el resultado de A–B, el signo del resultado debe mostrarse por medio de un led, el resultado debe aparecer en displays.

Se dispone que el circuito lógico dispondrá de dos modos o funciones, los cuales se verán representados a continuación: TABLA X TABLA DE FUNCIÓN DEL CIRCUITO LÓGICO CORRESPONDIENTE A LA ENTRADA “S”.

S 0

Función Número menor entre A y B.

1

Resta entre A y B.

Escuela Politécnica Nacional EPN. Hualpa Vivanco Marlon Jahir

7

Luego se tiene que el circuito lógico deberá tener 9 entradas, en donde 8 serán asignadas para la representación de dos números en BCD y una para indicar el modo en el que se encuentre el circuito.

Para la realización del diseño esquemático se utilizaron los siguientes componentes: • 7SEG-COM-ANODE. • 74LS85.

• 7483.

• 74S257.

• 74LS47.

• 74LS181.

• AND. • LOGICSTATE. • NOT. • TERMINAL DEFAULT. • TERMINAL POWER. • TERMINAL GROUND. De aquí se procede a comparar a los números A y B con el CI 74LS85, en donde se desea saber si A es menor a B. luego, mediante este criterio y el MUX 74S257 se escoge el número mayor Y. Luego, mediante el CI 74LS181 se realiza la resta entre A y B, resultando el número F, luego, se niega todos los dígitos de F, para obtener el Complemento a 1, del mismo, luego se le suma un 00012 para conseguir el Complemento a 2, de tal número. Finalmente se usa un ultimo MUX, en donde las entradas sean el número Y y el número Z (complemento a 2 de F), en donde si el MODO es 0, entonces se escoge Y. Por otra parte, si el MODO es 1, se escoge Z, en donde mediante una compuerta AND, se tiene que, si el MODO es 1, si B es mayor a A, entonces se encenderá el Display que indique el signo negativo de Z. Teniendo en cuenta lo antes mencionado, se procede a mostrar la esquematización del circuito lógico según las especificaciones dadas.

III. BIBLIOGRAFÍA

Fig. 13. circuito lógico que disponga de dos entradas (A, B), de dos funciones según su entrada S. Nótese que en la figura se observa que el circuito se encuentra con S=1, por tanto, la función del mismo será la de arrojar el número binario mayor entre A y B, como se puede observar al ser el 5 BCD mayor que 1 BCD, entonces esté será reflejado en la barra de resultado.

[1]

Wilaeba, E. (8 de Febrero de 2018). Blogger Electrónic.

Obtenido de https://wilaebaelectronica.blogspot.com/2018/02/com puerta-logica-xnor.html

[2]

Oliveira., S. (14 de Marzo de 2020). Electrónica LATAM. Obtenido de Electrónica LATAM: https://www.mecatronicalatam.com/es/about/

[2]

TOCCI/WIDMER/MOSS. “Sistemas Digitales.

Principios y Aplicaciones”.

Prentice Hall.

10ma.Edición. 2007