如何從emi角度看pcb layout法則

如何從EMI角度看PCB Layout法則 如何從EMI角度看PCB Layout 法則有以下幾個重點 Point 1: 先了解導線或傳輸線的幅射或天線效應 對應國際法規EMI幅射量測的討論範圍: 30MHz to 6GHz 因為2.4GHz以上的高頻波長非常短,而且衰減極為快速 所以僅討論30MHz to 2.4GHz

當導線(金屬傳輸線)上有交變信號(電流或電壓)流動的時候， 該導線就會 產生電磁波的幅射效應

E Field

交變信號源

H Field

當導線(金屬傳輸線)長度(L) < 電磁波波長時， 該導線所產生電磁波的幅 射效應就很微弱

λ:波長 L 當導線(金屬傳輸線)長度(L) > 電磁波波長時， 該導線所產生電磁波的幅 射效應就會變強

λ:波長

L

一個半波(λ/2)的對稱振子可以做為一個拋物面天線的振源 2臂長度相等的振子(Element)稱為對稱(Symmetrical)振子 2個對稱的λ/4的振子，全長為λ/2的振子為一個半波對稱振子天線

λ/4 Balun

λ/2 λ/4

異型半波(λ/2)的對稱振子可看成是將全波對稱振子折合成一 個窄長的封閉的矩形框，並且把全波對稱振子的兩個端點相 疊，這樣這個窄長的矩形框就變成一個折合振子，而這個折 合振子的長度必須為半波(λ/2)波長，所以可以稱此為半波折 合振子天線

Balun

λ/2

天線向周圍空間幅射電磁波，電場的方向就是天線極化(Polarization) 的方向，一般使用的天線為單極化天線

Element Vertical Polarization

E

垂直極化(VP)

Element Horizontal Polarization

E

水平極化(HP)

電磁波幅射到了高頻，頻率很高，波長很短，所以也稱呼為微波 它的地面波關係: 從發射天線發出指向地面的電磁波， 被地面反射而到達接收天線的接收 點的電磁波稱為地面波 當波程差為半個波長(λ/2)的奇數倍時，直射波與反射波相加，合成波程最大 有效的傳遞距離Ri與發射及接收的天線距離地面的高度有直接的關係: Ri與天線高度HT與HR Ri = (4HTHR)/λ (米) 直線距離= λ/2 半波對稱振子 拋物面天線振源 ANT

TX

HT

ANT

λ/2 地面反射波

地面GND Plane

HR

RX

電磁波幅射到了高頻，頻率很高，波長很短，所以也稱呼為微波 它的直線極限距離: 從發射天線發出經過自由空間傳送的直線運動電磁波， 直接被接收天線 的接收點的距離 由於地球的曲率使空間波傳遞存在一個直線極限距離Rmax 受地球曲率半徑的影響Rmax與發射及接收的天線距離地面的高度的關係: Rmax與天線高度HT與HR

Rmax HT

HR

傳輸線特性阻抗: W

Vp:相速(Phase Velocity) C: 微帶線單位長度的電容量

h

30MHz ~ 2.4GHz 的 λ/4 的效應 電磁波的波長 λ =

C/F

從以下的λ/4 所得到的傳輸線長度都大於 現有的PCB板面積

C : 光速 單位 :米/秒 所以如果以單純的一條傳輸線的Layout F : 頻率 單位 :Hz 是很容易控制該走線的長度 λ : 波長 單位 :米 (假設走線信號電流≤ 400mA)

走線長度< λ/4 不容易有天線幅射效應 走線長度≥ λ/4一定會有天線幅射效應 Frequency

λ Wave length

30MHz

10 M = 1000cm

100MHz

λ/4 Wave length

Frequency

λ Wave length

λ/4 Wave length

250 cm

600MHz

50 cm

12.5 cm

3M = 300cm

75 cm

700MHz

43 cm

10.75 cm

200MHz

1.5M = 150 cm

37.4 cm

800MHz

37.5 cm

9.375 cm

300MHz

1M = 100 cm

25 cm

900MHz

33 cm

8.25 cm

400MHz

75 cm

18.75 cm

1000MHz

30 cm

7.5 cm

500MHz

60 cm

15 cm

2400MHz

12.5 cm

3.125cm

電磁域相關名詞說明 電場(E)的單位: V/M 磁場(H)的單位: A/M E/H : V/A=R單位Ω = 377 Ω (自由空間之電磁波阻抗) 就是電磁波信號在空氣中的高頻阻抗(Z)

電磁域相關名詞說明 遠近場邊界與幅射源之間的距離記為X(單位:meter) 其對應的頻率(單位: MHz) 其關係式:

ð48/3 =16MHz (以3米量測距離<16MHz視為近場量測 ≥16MHz 視為遠場量測) ð48/10 = 4.8MHz (以10米量測距離<4.8MHz視為近場量測 ≥ 4.8MHz 視為遠場量測)

電磁域相關名詞說明 3米與10米距離量測之關係:

10米距離的場強量測值 + 10.5dB = 3米距離的場強量測值

Point 2: 2平行微帶線的電場耦合 2 Parallel Line E Field Coupling Model EM Energy Radiated Level

E Field Electron Copper Trace

I Path

M Field

W

FR4 ε=4.2

≥ 2W

E Line

λ

Test Frequency 10MHz Copper Trace

FR4 ε=4.2

≤ 1W W

平行線的耦合效應(線對線的電容性干擾) 當2條以上的傳輸線相互平行 則2 條平行線之間會產生線對線的電容性耦合效應 1

2

VN=j ωRC12V1 VN: 產生於導體二及地間的雜訊電壓 R : 接於導體二的總電阻值 ω : 雜訊源的工作頻率 C12: 導體1及導體2 之間的電容 V1: 雜訊源的工作電壓

兩平行線的電場(電容性)感應 差模干擾效應(Cross Talk /串話)

Near End XT < 5% For 50ohm line in FR-4 Microstrip w:s=1:2 Stripline w:s=1:2

平行線的耦合效應(線對線的串話/Cross-Talk干擾) 電容性雜訊串話干擾: Cct = Ccr + 20 log (ZvL/100) L S h

Cct: 兩線之間的串話量 Ccr: 電容性交連串話量(可查表得知請參看下一頁) Zv: 兩線或受干擾導線的負載阻抗 L: 導線長度 S: 兩線間的距離 h: 線與接地面之間的距離

例1.試計算離機殼底盤3mm高,長10公尺的兩條導線隔開3mm遠,起因於電 容性干擾的串話量,時鐘脈衝之頻率為100kbit/sec,脈衝上昇及下降的時 間皆為500ns,且兩條導線的負載皆為100Ω fc= 1/πτr = 1/ π500ns = 637KHz S= 3mm,h=3 to 30mm,查表得知 Ccr = -57dB Cct = -57 + 20 log (ZvL=100x10 /100) = -57 + 20 = -37dB 20log Vrms = dBVâ log Vrms = dBV/20 â ln Vrms= ln‧．dBV/20 â Vrms= 10 dBV/20 故-37dBV代入上式為14mVrms 例2.承上題狀態,如果干擾源所在導線載有高低邏輯電差3.5Vrms之數位信 號,則受干擾的導線將引入多少雜訊電壓?

20logVrms = dBV â 20log3.5 =11dBV 11dBV-37dBV= -26dBV = 50mV

平行線的耦合效應(線對線的串話/Cross-Talk干擾) 電感性雜訊串話量干擾: Cct = Ccr + 20 log (100L/Zc)

L S h Cct: 兩線間的串話量 Ccr: 電感性交連串話量(可查表得知) Zc: 兩線或受干擾導線的負載阻抗 L: 導線的長度 S: 兩線間的距離 h: 線與接地面之間的距離

例1.試計算離機殼底盤3mm高,長10公尺的兩條導線隔開3mm遠,起因於電感性干擾的 串話量,時鐘脈衝之頻率為100kbit/sec,脈衝上昇及下降的時間皆為500ns,且兩條導 線的負載皆為100Ω . fc = 1/πτr = 1/π500ns=637KHz S=3mm, h=3 to 30mm, 查表可得Ccv = -44dB Cct = -44 + 20 log (100 l =100x10/100) = -44+20 = -24dB 20logVrms=dBV â logVrms=dBV/20 â lnVrms=ln‧．dBV/20 â Vrms =10 dBV/20 故-24dBV代入上式為63mV >14mV(電容式雜訊) 故由計算式得知電感式干擾比電容式嚴重 例2. 試計算100安培電流,60Hz,115VAC電力線對600Ω電話線之串話量,假設這兩對 線路相隔10cm,導線長200公尺.

S=100mm,h=3 to 30mm,ω=60Hz, 查表可得Ccv = -163dB 100L = 100 x 200 Cct = -163+20 log (R = V / I = 115 / 100) = -163+85 = -78dBV 20logVrms=dBV â 20 log 115= 41dBv 41dBV-78dBV= -37dBV=15mV 故電話機上會有15mV的交流聲出現

平行線的雜訊免疫力 典型的TTL電路的雜訊免疫力(Noise Immunity Level簡稱 NIL) 為400mV 因此兩平行線的Cross Talk Noise ≥ NIL就會產生EMI干擾的問題 因此兩平行線的Cross Talk Noise ≤ NIL就不會產生EMI干擾的問題

V=IRð 400mV = I x 1 ðI = 400/1 = 400mA

∴ 兩平行線上的信號電流 > 400mA 就會有相互耦合的問題

dB單位的換算

一般的產品線路設計原則 一般的數位工程師在設計產品線路的時候只著眼於 1. 信號完整性(SI) (Layout只要open, short 正確信號會通) 2. 電源完整性(PI) (Layout只要open, short 正確電能會通) 3. 阻抗匹配正確範圍(IMA)(走線的長度、間距與寬度正確) 但往往乎略了PCB本身的傳輸線所引發的電磁幅射干擾(EMI)問題

當SI,PI及IMA都趨進於完美的組合時，EMI的問題卻往往出人 意外，測試結果時常超出國際標準法令人難以接受。

EMI的產品線路Layout設計原則 原則1. 將線與線間的耦合幅射效應降到最小: 電容性耦合 (dv/dt): 兩導線以上下正交方式耦合面積最小(簡單模型) 由線與線(同層或不同層)間所引起的串音等耦合效應均會形成差模干擾 差模干擾(場效應強度): E = 2.6IALf ² (2平行線耦合效應最強) D •

E = 2.6IALf ² ( I: 佈線電流 A: 佈線(交錯)面積 L: 佈線長度 f: 信號工作頻率 D: 線間距離) D

因為兩條線正交面積最小,所以耦合效應 也最小,因此單層PCB板是無法達到這個 效應, 故最少都要2層疊構以上的PCB才 能應用這個原則。

EMI的產品線路Layout設計原則 原則2. 儘量將高速(150KHz以上)數位平行線埋入內層 利用大面積的屏蔽將幅射能量阻擋在內層 同時可以降低內層平行線的整體高頻對地阻抗 內層帶線場形會被外層GND層覆蓋無法穿透而受到壓迫變形 結果使外層場幅射變小 Top GND

Inner Layer Inner Layer

Z ≅ Low Impedance D ≅ 0mil

Bottom GND

EMI的產品線路Layout設計原則 平行線埋入內層的技巧: 埋入內層的走線總面積最大不要超過該完整PCB的1/3 儘量將內埋的線集中在同一區塊,方便配置佈局 埋入的走線區域對應的電源層儘量不要跨不同電源區塊 埋入的走線區域對應的最外層鋪地將其屏蔽 埋入內層的線可以走在地層或電源層 埋入內層的線如果走在電源層必須在同一個電源區塊範圍內 Top Layer GND Layer Power Layer same power section plane

EMI的產品線路Layout設計原則 走線埋入內層的實務案例(PCB堆疊板層疊構不變)

EMI的產品線路Layout設計原則 原則3. 儘量將蛇線埋入內層 利用大面積的屏蔽將幅射能量阻擋在內層 同時可以降低內層蛇線的整體高頻對地阻抗 外層蛇線沒有Shielding直接輻射電磁場

Top Layer

GND Layer

內層蛇線被外層舖地層Shielding 電磁場被壓縮導致輻射變小

Top GND Layer

Inner Layer

EMI的產品線路Layout設計原則 蛇線埋入內層的技巧: 埋入內層的走線總面積最大不要超過該完整PCB的1/3 儘量將內埋的線集中在同一區塊,方便配置佈局 埋入的走線區域對應的電源層儘量不要跨不同電源區塊 埋入的走線區域對應的最外層鋪地將其屏蔽 埋入內層的線可以走在地層或電源層 埋入內層的線如果走在電源層必須在同一個電源區塊範圍內 Top Layer GND Layer Power Layer same power section plane

EMI的產品線路Layout設計原則 當蛇線只能走在外層的時候 必須要加LC濾波功能在路徑上衰減幅射能量 不可以只放匹配電阻就了事 L的最佳位置是放在匹配電阻後面(緊隨匹配電阻) C的最佳位置是靠近末端的器件接腳入口

Termination Resistor

Bead

Chip As short as possible

Data bus RAM Snake Wire

EMI的產品線路Layout設計原則 原則4. 所有信號介面的I/O端出口前置放旁路(by pass)電容 由其是PCB內密度極高的連接埠(connector) 排針式的連接埠(connector) 差動信號對線亦適用 所有旁路電容必須在最近的距離下地才能有效將高頻信號導 流到系統地內 所有銜接旁路電容的系統地必須是大面積的接地面 銜接旁路電容的接地如果是一條細線(≤30mil),因為細線的高 頻阻抗很高,所以根本無法產生地的效果

PCB Cable or Connector I/O by Pass Cap. Design

排線一端可以並聯電容對地 可濾掉信號線上的雜訊

EMI Good Design

Bus Cable

愈小愈好

Decap.

GND

電容對地愈靠近排線,可將 Trace之雜訊耦合效應降至 愈小 Trace

PCB 差動信號 Pairs I/O Low EMI Design Reference A as close as JP as possible A 90ΩCMF LCD Panel Connector LVDS Interface

JP

D

D ≦15mil is good

EMI的產品線路Layout設計原則 原則5. 所有的連接埠正下方不要有電源線橫越過去 如圖所示 High speed or CLK and Power Trace can not direct cross connector inside area

EMI Bad Design

EMI的產品線路Layout設計原則 原則5. 所有的連接埠正下方(所有層)不要有電源線橫越過 去如圖所示

EMI的產品線路Layout設計原則 原則6. 所有的高速數位信號線(≥ 8MHz)及電源線 不可以跨越相鄰層的數位及類比的分割槽 如此傳輸線的返回電流就無法在最短距離回到源頭 會直接形成回返電流的面積變大,高頻阻抗變大,幅射 能量變大,EMI就變差

Top or bottom layer of micro-strip line

Signal Trace

Trace

Return Current Loop

IC GND or Power Plane layer Discontinuous of Plane

PCB Plant Moat

EMI的產品線路Layout設計原則 正確的把線走在地橋內 電流迴流沿著信號線下方回去 是最短的電流迴流路徑

I/O Return Current Path

IC

Top or bottom layer of micro-strip line Trace GND or Power Plane layer Discontinuous of Plane

I/O

IC

EMI的產品線路Layout設計原則 原則7. IC底下儘量把地鋪滿 電源及高速數位走線不要從IC底下直接橫越過去 因為IC內部的飛線很容易與下方的線產生直接耦合效應 加強IC及走線本體的EMI幅射強度 不要在IC正中間下方走線 EMI Bad design Top Layer

EMI的產品線路Layout設計原則 IC底下儘量把地鋪滿 可降低高頻對地阻抗

Data trace layout arrangement rule: 從IC外緣往內佈 佈線總面積不要超過1/2 的 IC面積

Transmission Line Terminated with Short, Open For reflection, a transmission line terminated in a short or open reflects all power back to source Signal Reflection

IC Pin Pad Short to GND

Open Via

Open

IC Pin Pad Open

Short

Via

TOP Layer GND Layer

Via

Short

Short

Via Hole 的EMI幅射的問題 Via 在PCB上是一個貫穿孔，當電流流過該貫穿孔時電流路徑 變成90°(如圖所示)所以如果流經貫穿孔的電流為高頻電流， 則該電磁能會在PCB表層噴發出來。貫穿孔的表層會有電磁 渦流在表層存在。這個電磁渦流很容易引發高頻電磁幅射。 PCB上有很多的測試點TP及貫穿孔 會將高速數位信號電磁能量直接幅射 最好在貫穿孔直接並聯旁路電容(by Pass)將高頻信號在最短路徑導入大地 減低貫穿孔或測試點的噴發幅射效應

Via Hole 的EMI幅射的問題 Via貫穿孔儘量避免規律間隔，因為規律間隔很容易造成高 頻天線效應。

Via貫穿孔儘量避免破孔效應，因為阻抗不連續面積變大

Via Hole 的EMI幅射的問題 VCC Plane GND Plane

在小型化4或多層板產品設計中, 切忌使用太多的Via hole 破壞 VCC & GND層的完整性 造成VCC及GND層無法具備完整的電容效應 而無法提供一個完整的低電感平面

EMI的產品線路Layout設計原則 原則9. 模組板及組立板正下方要大面積鋪地 模組板與主板的連接Pin腳與主板成90º正交 會使高頻信號直接幅射出來 加上Pin腳密度極密間距極小,故平行線間耦合效應非常嚴重 模組板的正下方主板大面積鋪地 一可降低高頻對地阻抗 二可減低PCB耦合效應

Module PCB Connect Pin GND Area

EMI的產品線路Layout設計原則 原則10. CLK 與 Guard Trace的相互關係 一般的工程師大部份以與CLK trace等寬的Guard Trace來包覆CLK trace 因為CLK trace線寬一般均 ≤ 10mil 10mil寬度的trace其高頻阻抗極高，幅射效應極強，耦合效應也極強 10mil寬度的trace在高頻也無法產生地的效應 所以可以把Guard trace拿掉，這樣可以使CLK與旁路的信號線的間距增 加大於2倍的線寬，有機會符合3W的設計原則。

Guard trace

CLK

W

W

Guard trace GT

CLK

W

GT

W

EMI的產品線路Layout設計原則 原則11. PCB所有層沒有走線的地方把地鋪滿 PCB外層(Top與Button)儘量鋪設大面積的GND 功能: 可以有遮蔽電磁波幅射的功能 可以降低高頻信號對地阻抗及感抗 PCB內層(Inner Layer)沒有走線的地方把地鋪滿 可以增加層間電容效應,降低高頻信號阻抗

EMI的產品線路Layout設計原則 原則12. FPC軟板layout把一面地鋪滿 FPC軟板layout 儘量把線集中鋪在同一面 另一面把地鋪滿, 鋪滿地的那一面朝外 功能: 讓FPC的每一條線有相鄰最近的參考面 使其每一條信號都有最短路徑的Return Current Loop 鋪滿地的一面有遮蔽電磁波的效能

EMI Good Design

EMI Bad Design

EMI的產品線路Layout設計原則 採用柵極格狀接地: 對電磁波沒有遮蔽性， 內層傳輸線的電磁波會直接從非金屬 介質的空隙穿透，故以低幅射的PCB layout設計而言， 不建 議使用網格狀接地。 可避免大面積銅箔面積因長期受熱發生的膨脹與脫落 利於排除銅箔與基板間黏合劑受熱產生的揮發性氣體 E Field Line Ground Mesh

Internal Trace

ESD/EFT/Surge Protect Design 對於瞬態突波的保護如右 圖所示: 一般使用Varistors, Diodes TVS 或TVS Array 如何使用對的保護方法及 元件是很重要的

機構式瞬態突波防制對策方法

使用保護元件瞬態突波防制對策方法

Without Chassis GND (Bad)

ESD and Lighting Current Waveform

EFT Event Wave Form

Clamping Voltage As Small As Possible

How to Choice Correct TVS

General Computer I/O Interface

General Display Device I/O Interface

General Portable Device I/O Interface

USB Interface Transient Pulsing Protect

USB Interface Transient Pulsing Protect

USB Interface Transient Pulsing Protect

VGA Interface Transient Pulsing Protect

VGA Interface Transient Pulsing Protect

DVI Interface Transient Pulsing Protect

DVI Interface Transient Pulsing Protect

HDMI Interface Transient Pulsing Protect

HDMI Interface Transient Pulsing Protect

HDMI Interface Transient Pulsing Protect

HDMI Interface Transient Pulsing Protect

HDMI Interface Transient Pulsing Protect

Low Speed Interface Protect TVS

Audio Interface Transient Pulsing Protect

Mobile Phone TVS Application

Low Speed Interface TVS Application

Transient Pulsing Protect Components Cost List