PORTAFOLIO ELECTRÓNICA SANTIAGO BURGOS
MARTÍNEZ
Índice • M enci Ó n de HO n OR TRABAJO de GRA d O • JU e GO P in G PO n G en VH d L • PRO ce SA d OR en VH d L • M edici Ó n de c AL id A d de ene RGÍA de U n in V e RSOR S inc RO ni ZA d O c O n LA LÍ ne A c OM e R ci AL • M edici Ó n A n GULAR • c ASH T e ST e R • iO T - AMB ien TA d OR de A i R e • in T e L i G enci A ART i F ici AL – A n ÁL i S i S de d ATAS e T • USA nd O APR endi ZAJ e de MAQU in A • A n ÁL i S i S de A n T en AS T i PO PAR c H e A n SYS e L ec TRO nic S
MenciÓn de HOnOR
TRABAJO de GRAdO
1
FACULTAD
CONSIDERACIÓN A SU ALTÍSIMA CALIDAD ACADÉMICA,
MENCIÓN
Módulos
HONOR
TRABAJO DE GRADO TITULADO
Depurador
ce sadores
REALIZADO POR EL ESTUDIANTE
Burgos Martíne
DE LA CARRERA DE INGENIERÍA ELECTRÓNICA , SEGUNDA PROMOCIÓN
POR
FERNANDO VIVEROS MORENO
2 LA
DE INGENIERÍA EN
OTORGA
DE
AL
Hardware de un
para Pro
RISC V.
Santiago
z
2022 DIRIGIDO
FRANCISCO
Bogotá D.C., septiembre 9 de 2022
JUeGO PinG POnG en VHdL
El juego de Pong el cual fue creado en el año 1958, consiste en dos jugadores, cada uno con una raqueta que se puede mover de arriba abajo, una pelota que navega el campo asi como también rebota en los bordes y cuya velocidad aumenta conforme avanza el juego.
Se implemento el juego Pong en una tarjeta de desarrollo que tiene una FPGA (Altera DE0), se diseña un controlador VGA y asi usar el puerto VGA de la tarjeta para visualizar en una pantalla VGA con una resolución mínima de 640x480.
Por último, se seleccionan los actuadores (Raquetas) para ser usadas por cada jugador asi como también se implementa en la FPGA el hardware necesario para usar estos actuadores. Para la descripción de cada uno de los bloques funcionales del proyecto se usó el lenguaje de descripción de hardware VHDL.
3
Diagrama en bloques
4
Proyecto Pong Vizualización en display VGA del juego Pong Actuadores, Contador puntaje y tarjeta FPGA Jugador 1 up Jugador 2 up Reset StartCLK Display VGA Diagrama de Bloques CTRL Gnral VGA Jugador 1 down Debouncer UP Timer1Timer2 Debouncer CTRL Timer1Timer2 Debouncer CTRL Debouncer Down Debouncer UP Timer1Timer2 Debouncer CTRL Timer1Timer2 Debouncer CTRL Debouncer Down Jugador 2 down Puntaje Contador J1 Contador J2 Bolita Conf. Movimientos Posicion Niveles Contador hits Contador Velocidad Generacion circuito pixeles VGA sync Paletas Contador Posición J1 Contador Posición J2 Forma bolita Forma Paleta 2 2 2 2 2 2 2 2 en / rst en / rst en / rst en / rst en / rst en / rst en rst en / rst RGB V&H sync 2 2 Puntaje max en / rst2
PROceSAdOR en VHdL
Se desarrollo un procesador multipropósito capaz de realizar operaciones aritméticas básicas de suma y resta entre dos números de entre 1 y 16 bits leídos de una memoria RWM de 1024 posiciones.
Además tiene capacidad de interrumpir el programa debido a una señal externa dada por el usuario, y la posibilidad de moverse entre diferentes posiciones de la memoria para así ejecutar programas de mayor complejidad.
El procesador ejecuta operaciones entre datos leídos desde memoria y almacena los resultados de la operación en la misma. Esta memoria es de lectura y escritura y para seleccionar una posición de memoria se debe usar una dirección de 10bits.
Para la descripción de cada uno de los bloques funcionales del proyecto se usó el lenguaje de descripción de hardware VHDL.
5
Diagrama en bloques Proyecto Procesador
Proyecto Procesador
6 PROCESADOR 10 Data_OUT Selector Direccion 10 Program Counter 10 bits Registro de Instrucciones 16 bits Registro de Datos 16 bits Data_IN 16 Address Memoria RWM 1k de 16 bits Read Enable Write Enable Enable Registro de Datos 6 Enable Registro de Instrucciones OPCODE + Modo Selector Dirección Unidad de Control Enable PC ResetCLK Selector_Dato 01 Selector Dato_01 OPCODE Overflow Cer Negativo ALU 16 4 16 Registro Bandera 2 bits Enable Registro Bandera Bandera 2 Stack Pointer 10 bits 10 Count_UP 10 Enable Registro PCdir Interrupción Registro PCdir 10 bits Selector_Dato 02 Selector Dato_02 2 2 Count_Down Enable _Cargar_PC Carry_out 10 Salida PC Salida Stack Salida Selector Registro Dato B 16 bits Selector_Dato B Enable dato B 16 10 Dato_Out_dato_b_2 16 Dato_out_ALU Dato_OUT_Reg_Dato_B Dato_OUT_Reg_Datos Salida_sel_dato_01 Dato_OUT_Reg_Inst Dato_OUT_dato_b
Instrucciones implementadas
MediciÓn de cALidAd de eneRGÍA de Un
SincROniZAdO cOn LA LÍneA cOMeRciAL
Para este proyecto se realiza el diseño e implementación de un inversor sincronizado el cual entre sus aplicaciones están: Fuente de poder ininterrumpida y/o Paneles solares. Como características funcionales de este proyecto se tienen:
• Inversor
Vo = 9 VRMS ± 2%
Fo = 60 Hz ± 5%
Po = 15 W
• Sincronización
• Enganche Fo = 60 Hz ± 5% (57 Hz – 63 Hz)
• Medición de calidad.
• Medición con módulo de adquisición
• Acondicionamiento de entrada de voltaje y corriente.
• Rango dinámico de 80 dB
• Variables a medir Vo (RMS), Io (RMS) y THD para estas.
Teniendo en cuenta el diagrama en bloques presentado, cada uno de los bloques fue diseñado exclusivamente para este proyecto, esto incluye los cálculos necesarios asi como la selección de los componentes adecuados para asi cumplir y satisfacer las características funcionales de este proyecto (Acondicionamiento de la señal, PLL, Inversor DC – AC, VCO)
7
inVeRSOR
•
•
•
8 Inversor puente completo Esquemático y PCB 1 1 2 2 3 3 4 4 D D C C B B A A 1HIN 0 1LIN 2 1SD 1 VCC 3 VDD 9 HO 7 LO 1 VB 6 VS 5 COM 2 VSS 13 U2 IR2110 HIN 10 LIN 12 SD 11 3VCC 9VDD 7HO 1LO 6VB 5VS 2COM1VSS 3 U3 IR2110 150uH L1 150uH L2 10uF C 11IN+ 21IN 3FEEDBACK 4DTC CT 5 RT 6 GND 7 C1 8 E1 9 E2 C10 2 11 1VCC 2 OUTPUT 1CTRL 3 REF 14 12IN 5 12IN+ 6 U1 TL494CN GND 15 V 33R R1 R33R 2 33R R3 33R R4 15 V GND 15 V GND GND R15K t C1nF t 15 V 15 V 1K Rc2 1K Rc1 100nF C1 100nF C2 out1 out1 out1 out2 out2 out2 5 4R RL 15K Rd1 R3K3 d2 Vdivisor Vdivisor Seno Jin D1 1N4007 D3 1N4007 D2 1N4007 D4 1N4007 22uF CB1 1uF CB1 2 100K R1 2 100K R2 2 100K R4 2 100K R3 2 DB1 UF4007 22uF CB2 1uF CB2 2 DB2 UF4007 1 2 3 Q1 IRF1010N 1 2 3 Q2+ IRF1010N 1 2 3 Q1+ IRF1010N 1 2 3 Q2 IRF1010N 1 2 Fuen e GND 15 V 10uF Cp2 0 1uF Cp1 10uF CU1 1 0 1uF CU1 10uF CU2 2 0 1uF CU2 10uF CU3 3 0 1uF CU3 51pF Cdt2 51pF Cdt1 100K Rd 1 100K Rd 2
MediciÓn AnGULAR
Este proyecto presenta la concepción, diseño, implementación y operación de un sistema capaz de medir posición angular por medio de un Synchro/Resolver.
Como características funcionales de este proyecto se tienen:
• Se diseño e implemento un oscilador “puente de wien”, el cual es capaz de oscilar a una frecuencia de 400 Hz, con máxima excursión en su salida.
• Se diseño e implemento un circuito Scott-t, un Multiplicador y un Filtro pasa bajas.
• El circuito Scott-t, es para poder realizar la transformación de 3 señales provenientes del Synchro a dos señales, las cuales son aproximaciones de una onda seno y coseno respectivamente.
• Se implemento un circuito multiplicador, el cual realiza la operación entre las señales seno y coseno provenientes del circuito Scott-t.
• Se diseño e implemento un Filtro pasa bajas a la señal proveniente del circuito multiplicador para obtener un valor DC.
• Se acondiciona la señal proveniente del filtro pasa bajas para que esta pueda ser leída y analizada por un Arduino.
• Se diseño e implemento el código con el cual se determina la posición angular del rotor del Synchro haciendo uso de la señal descrita previamente, este código se realizó en el programa Arduino Software IDE.
9
10 Topología oscilador puente de Wien Topología transformador Scott-T DISEÑO PCB PROYECTO COMPLETO
cASH TeSTeR
Implementar una solución viable a la problemática que más de 595.288 personas sufren en el país al no poder identificar eficazmente la denominación de las monedas de referencia colombiana.
El diseño se compone de:
• Un sensor (transductor) el cual es una resistencia sensible a la fuerza (FSRFlexiForce A101).
• Circuito de acondicionamiento de señal usando un puente de wheatstone asi como también un amplificador de instrumentación y un filtro pasa bajos.
• La señal proveniente del filtro pasa bajos pasada por un circuito detector de picos el cual se encarga de retardar/ampliar la duración del pico de voltaje
• La señal proveniente del detector de picos es enviada a un comparador para clasificar y crear un voltaje DC.
• El voltaje DC proveniente del comparador ingresa a un VCO el cual producirá una variación en frecuencia.
• La frecuencia proveniente del VCO es usada para producir un sonido con el cual es posible identificar el valor de la moneda.
11
12 Esquemático detector de picos y Comparador DISEÑO PCB PROYECTO COMPLETO
iOT - AMBienTAdOR de AiRe
Este producto está enfocado al área de Domótica, además de ser capaz de aromatizar el ambiente del hogar de manera periódica, este dispositivo puede también salvar vidas.
El usuario podrá visualizar la concentración de gas metano, Gas Natural y Monóxido de Carbono. Este último es un gas inoloro, incoloro y difícilmente detectable sin sensores. Todos altamente peligrosos para el ser humano.
Se presenta un Ambientador Inteligente, con la característica de una página web (como interfaz), el usuario puede interactuar con el dispositivo para monitorear la concentración de Gas Natural y de Gas de Monóxido de Carbono en el ambiente.
En caso de que se detecte alguna concentración de gas alta, se encenderán unos LEDs y comenzará a sonar el Buzzer. Ademas, el usuario podrá ver varias notificaciones de la lectura de gas a su vez que podrá ver el análisis de datos en gráficas.
13
Circuito del proyecto
Diseño 3D prototipo Implementación del diseño
14
de
USAndO APRendiZAJe de MAQUinA
Este proyecto está orientado hacia la implementación de algoritmos de aprendizaje de máquina para proponer una solución a un dataset en particular. La base de datos escogida para el desarrollo de este proyecto es Predicciones de Aceptación en Ingeniería (Engineering Placements Prediction), la cual está basada en datos proporcionados por una universidad anónima entre los años 2013 y 2014. Ahora, usando algoritmos de aprendizaje de maquina se determina si un estudiante es aceptado o no en su carrera escogida teniendo en cuenta las características proporcionadas. Partiendo de la premisa anterior el algoritmo a ser implementado es uno de clasificación y supervisado, es decir, se tienen las características y la etiqueta del data set. El algoritmo usado en este proyecto es el de regresión logística
La información fue estructurada siguiendo el modelo CRISP-DM, del cual se plantean las fases de: Business Understanding, Data Understanding, Data Preparation, Modeling y Evaluation, la última fase de despliegue no es tenida en cuenta.
15 inTeLiGenciA ARTiFiciAL – AnÁLiSiS
dATASeT
Sección
16
código algoritmo Regresión logística Mapa color Datos de entrenamiento Mapa color Datos de prueba
AnÁLiSiS de AnTenAS TiPO PARcHe AnSYS eLecTROnicS
Diseño y análisis de dos configuraciones de antenas parche, el primer modelo de simulación será una antena parche sin inset, el segundo modelo será una antena parche con inset, ambas con acoplador lambda/4 para mejorar el acople de impedancias.
Se analizan los diferentes parámetros de los dos diseños de antenas como su patrón de radiación, su impedancia real e imaginaria, su parámetro S11 entre otros. Adicionalmente se hace un análisis en cuanto al funcionamiento del inset observando los modos del sustrato, del parche y del acoplador lambda/4.
Posterior al trabajo previo, se procede a seleccionar un paper en el cual se trate el tema de antenas para asi desarrollar un arreglo de antenas parche 1x2 con inset donde se observan y analizan sus parámetros de reflexión y transmisión respecto a los diferentes puertos, acercando más su patrón de radiación cosecante cuadrado requerido y que es obtenido en el paper escogido.
Por último, se realiza el diseño del arreglo de antenas parche 8x2 propuesto en el paper con el objetivo de ver su patrón de radiación de cosecante cuadrado, sus frecuencias de resonancias e impedancias reales e imaginarias en cada frecuencia y directividad y ganancia de la antena.
Para la implementación de un arreglo de antenas parche se tienen las siguientes características de radiación:
• Ancho de banda de 1,93 GHz
• Radiación en la frecuencia X – de 8 a 12 GHz
• Ganancia pico de 14,95 dBi
• Polarización lineal
17
18 Antena Parche con inset y acoplador Lambda/4 3D Arreglo de antenas parche 8x2 Arreglo 1x2 antena parche con inset Parámetro S11 antenas parche 8x2 Arreglo 8x2 antena parche con inset
