ARTIGO TÉCNICO-COMERCIAL
revista técnico-profissional
185
o electricista Andreas Krizan Product Sales Manager Commodities, Rutronik
RUTRONIK
{«MANAGED NAND»: ALTERNATIVA À NOR FLASH}
As aplicações do tipo MP3 player, telemóveis e placas de memória tornaram a tecnologia NAND popular. A sua grande vantagem são as elevadas densidades de memória a preços económicos em comparação com a tecnologia NOR. Contudo, o rápido progresso tecnológico com geometrias do processo cada vez mais pequenas e as circunstâncias a elas ligadas, dificultam ou impedem até o emprego destes produtos em aplicações industriais. A memória «managed NAND» (e-MMC – placa multimédia integrada) oferece a solução adequada, pois aqui, o controlador integrado adapta as alterações tecnológicas. A ARQUITECTURA DO SISTEMA NAND As memórias NAND estão divididas em páginas (pages) e blocos. O tamanho das páginas varia entre 512 bytes e 4 KB, no caso de módulos flash maiores. As páginas estão agrupadas em blocos. Em memórias pequenas, o tamanho dos blocos é de 16 KB e, no caso de maiores densidades, de 512 KB. Uma página (page) é a menor unidade programável. O apagamento só pode ser feito de bloco em bloco. Os ciclos de programação e apagamento estão especificados com 100.000 ciclos na tecnologia SLC (Single Level Cell) e com um máximo de 10.000 ciclos na tecnologia MLC (Multi Level Cell). Após estes ciclos, as células podem voltar a ser programadas, verificando-se, contudo, um pequeno aumento da taxa RBER (Raw Bit Error Rate). A cada página está atribuída mais uma área, a chamada «spare Page». Aqui, são armazenadas pelo fabricante as marcações dos blocos deficientes (Bad Blocks). Estas já estão disponíveis aquando da entrega e têm de ser consideradas, mais tarde, pelo software de controlo. Para o comando de acesso são necessários controladores NAND correspondentes. O barramento de dados possui, normalmente, 8 ou 16 bits.
NAND FAILURE MODES (MODOS DE FALHA NAND) A tecnologia NAND tem uma desvantagem em relação à tecnologia
NOR: é menos segura, devido a diversos efeitos de falha. Estes efeitos típicos da tecnologia NAND podem ser classificados nas duas categorias de erros seguintes: › Erros de estado dos blocos: não é possível concluir com êxito um ciclo de escrita ou de apagamento num determinado bloco. › Taxas de erros de bits (Bit Error Rates): os erros de bits podem ser restabelecidos em função do respectivo grau de correcção de erros (ECC – Error Code Correction). Esta correcção não leva a qualquer perda de dados nem a qualquer erro de estado. Há dois tipos de taxas de erros: a taxa RBER (Raw Bit Error Rate) que designa os erros antes da execução da correcção de erros, e a taxa UBER (Uncorrectable Bit Error Rate) que é a taxa de erros após a correcção. A taxa UBER pode ser calculada com o auxílio da taxa RBER medida e de um nível específico de correcção de erros. Quanto mais alto for o grau de correcção de erros, tanto mais baixa será a quantidade de erros UBER. Desta forma, obtêm-se taxas de erros UBER de 1.0E-19 a 1.0E-15, o que torna as memórias NAND tão seguras como as memórias NOR.
NAND FAILURE MECHANISM (MECANISMO DE FALHA NAND) Porque é que a tecnologia NAND tem mais tendência para falhas? Há diversos motivos. Todos os mecanismos de falha abaixo indicados po-