LE COURS
DATA
D
CLOCK
CK S SET
R
Q
A
D
Q
B
CK S
RESET
Q
R
Q
A
1
D
B
0
CK S
C1
Q
R
Q
A
0
B
1
DIVISEUR PAR 2
C1 R1
R1
Figure 549 : Quand un FLIP-FLOP de type D comporte, en plus des broches D-CK-QA-QB, des broches Set et Reset (figure 546), celles-ci sont presque toujours reliées à la masse. Si la broche Set ou Reset est à la masse à travers une résistance et si cette broche est reliée à un condensateur de 1 microfarad (voir l’exemple du FLIP-FLOP à NOR, figure 538), la sortie QA ou QB sera contrainte au niveau logique 1 chaque fois que nous appliquerons à ce FLIP-FLOP sa tension d’alimentation.
D
Q
CK
Q
B
Q
CK
Q
A
B
Figure 550 : En reliant l’entrée D de ce FLIP-FLOP à la sortie QB, on prélève sur la broche QA la fréquence appliquée sur la broche CK divisée par 2. Ce qui fait que, en appliquant une fréquence de 100 kHz sur l’entée CK, nous prélèverons sur la sortie QA 50 kHz.
ques pour commuter sur les entrées la fréquence de comptage.
DIVISEUR PAR 4 A
D
D
Q
CK
Q
Dans ce cas, le poussoir Set exerce la fonction de Start et le poussoir Reset celle de Stop.
A
B
Le FLIP-FLOP de type D Figure 551 : En reliant en série deux FLIP-FLOP de type D on obtient un diviseur par 4. Ce qui fait que, en appliquant sur l’entrée CK une fréquence de 100 kHz, nous aurons sur la sortie QA du second diviseur une fréquence de 25 kHz.
D = Data CK = Clock
DIVISEUR PAR 8
D
Q
CK
Q
A B
D
Q
CK
Q
Il existe des FLIP-FLOP, représentés dans les schémas électriques par un rectangle (figure 548), pourvus de deux broches d’entrée notées :
A B
D
Q
CK
Q
A B
Figure 552 : En reliant en série trois FLIP-FLOP de type D, on obtient un diviseur par 8. Ce qui fait que, si sur l’entrée CK du premier diviseur de gauche est appliquée une fréquence de 100 kHz, sur la sortie QA du troisième diviseur nous aurons 12,5 kHz.
et de deux broches de sortie notées : Q=A Q=B Ce FLIP-FLOP, de type D, modifie le niveau logique des deux sorties A-B chaque fois que sur l’horloge (Clock) se présente le front de montée d’une
S1
R1
R4
6 SET P1
Liste des composants
9V PILE
C2
R2
14
IC1-A 4
R5
3
R6
DL3
5
DL1 2
RESET P2
1
R3 DL2
7
DL4
IC1-B
C1
Figure 553 : Schéma électrique du FLIP-FLOP utilisé en platine d’expérimentation. Les diodes LED connectées aux entrées ou aux sorties de ces NAND s’allument quand le niveau logique 1 est présent sur leurs broches.
ELECTRONIQUE et Loisirs magazine
93
R1 .......................220 Ω R2 .......................470 Ω R3 .......................470 Ω R4 .......................220 Ω R5 .......................560 Ω R6 .......................560 Ω C1........................1 µF polyester C2........................100 nF polyester DL1 .....................LED DL2 .....................LED DL3 .....................LED DL4 .....................LED P1........................Poussoir P2........................Poussoir S1........................Interrupteur
Cours d’Electronique - Troisième niveau