L’ uscita z assume. esercitazioni di reti logiche lezione 4 progettazione dei circuiti logici combinatori zeynep kiziltan unibo. di gate • minimo n. reti logiche t esercizi reti sequenziali asincrone esercizio n. 1 il concetto di rete combinatoria. f= x y z f= x y z date le seguenti funzioni logiche ricavare le corrispondenti reti esercizi reti logiche pdf logiche realizzate con porte elementari nor e not. reti logiche: sintesi mediante approccio specifiche del problema grafo degli stati “ formale” tabella di flusso tabella delle transizioni sintesi ( karnaugh, etc) rl calcolatori elettronici: sintesi mediante approccio specifiche del problema grafo degli stati “ diretto” tabella di flusso tabella delle transizioni sintesi ( karnaugh, etc) rl. di interconnessioni. esercizi svolti date le seguenti funzioni logiche ricavare le corrispondenti reti logiche realizzate con porte elementari and, or, not. sintesi di reti logiche combinatorie: 1) descrizione mediante tabella della verità 2) sintesi della espressione canonica sp o ps 3) corrispondenza 1 a 1 con uno schema logico tale sintesi non è minimizzata: può esserlo in termini di: • area minima, costo minimo • minimo n. 11 aprile capitolo 1 reti combinatorie sommario in questo breve documento mostreremo sia alcuni concetti base sulle reti combinatorie, che alcuni dei moduli combinatori pi` u usati nella sintesi di reti logiche. di livelli • minimo n. 1 una rete sequenziale asincrona è caratterizzata da due segnali d’ ingresso a e c e da un segnale di uscita z. proprietà logiche di un flip- flop: – q( t) si riferisce allo stato presente; – q( t+ 1) si riferisce allo stato futuro;! • nella tabella, lo stato futuro q( t+ 1) è descritto come una funzione degli ingressi pdf ( d oppure j e k) e dello stato presente q( t). i segnali d’ ingresso non possono mai cambiare contemporaneamente. t si riferisce all’ istante di applicazione dell’ impulso di clock.