ザイリンクス トレーニング カリキュラムパス 基本のFPGAアーキテクチャ E-Learning ・ スライス および I/Oリソース ・ メモリおよび クロッキングリソース ・ Architecture Wizard および Foorplan Editor
開発言語
VHDL 基礎
Verilog 基礎
System Verilog での設計
VHDL 中級
Verilog 中級
System Verilog での検証
Vivado デザインツールフロー VivadoでのFPGA設計導入 VivadoでのFPGA設計実践
7シリーズデザイン Chip Scope Pro ツールを 使用したデバッグ法 FPGA 低消費電力 設計のコツ アナログミックスシグナル （AMS）設計
コネクティビティデザイン 基礎 メモリインターフェイス 設計 マルチギガビット シリアルIO
Vivado でのアドバンスド FPGA設計
DSPデザイン 基礎
エンベデッドデザイン 基礎
Simlink基礎 （MathWorks社開催）
Zynq システムアーキテクチャ
SystemGenerator を 使用したDSPデザイン
Zynq エンベデッドシステム開発
Cコードベース設計 : Vivado HLS を使用した高位合成
Zynq エンベデッド システムソフトウェア開発 エンベデッドマイクロブレーズ Linux開発
パーシャルリコン フィギュレーション ザイリンクス販売代理店 / 認定トレーニングプロバイダ
オリジナルトレーニングの内容およびスケジュールは、 各社の Web サイトをご覧ください。
アヴネット （株）
www.avnet.co.jp/training.aspx
新光商事（株）
www.shinko-sj.co.jp/xilinx/traning/index.html
（株）パルテック
www.paltek.co.jp/seminar/index.htm
（株）エッチ・ディー・ラボ
www.hdlab.co.jp/web/x500x/
詳 細 とご 登 録 はこちら か ら
Japan.xilinx.com/training/