X planation : F P G A 1 0 1
構成されるシステム設計においても、その存
化の鍵を握るツールです。IPI は、Aurora
在感を増しています。Aurora では、シンプ
64b66b コアと Aurora 8b10b コアの共
ネージャー (MMCM)、BUFG、IBUFDS な
ルなフレーミング構造、 プロトコル拡張フロー
有可能リソース、特に、 「共有ロジック」機能を
どのクロック リソースと、GT コモンや GT
制御機能によって、既存のプロトコルからの
最大限活用するのに役立ちます。説明を分かり
チャネルなどのギガビット トランシーバー
データをカプセル化できます。Aurora の電
やすくするために、本稿では Aurora 64b66b
(GT) リソースです。ザイリンクス 7 シリー
れているのは、ミックスド モード クロック マ
気的要件は、一般の電子機器と互換性があ
IP を取り上げますが、Aurora 8b10b コア
ズ デバイスをベースとする 2 レーン デザイ
ります。 ザイリンクスは、Vivado Design
についても、同じテクニックを活用できます。
ンとして、GT1 および GT2 と表記してい
Suite の IP カタログの一部として、Aurora
ます。
一目で分かる Aurora の 共有可能リソース
64b66b コアと Aurora 8b10b コアを提 供しています。 Vivado の IP インテグレーター (IPI) は、 複雑なマルチコア システムのリソース最適
Kintex®-7 FPGA KC705 評価キットで使 用されている、一般的な 16 レーンの Aurora
Aurora 64b66b コアの代表的なブロッ
64b66b コアのクロック リソースと GT リ
ク図を図 1 に示します。オレンジ色で示さ
ソースの要件を表 1 にまとめます。
IBUFDS_GT
gt_ref_clk
GT Common drp_clk
64
64
drp_clk
64 Scrambler Scrambler
Tx Aurora Protocol Engine user_clk
txusr_clk2 BUFG
User IF
64
64 Rx Aurora Protocol RxEngine Aurora Protocol Engine
GT1
txusr_clk
TXMMCM
BUFG
tx_out_clk
X 32
32 Descrambler FIFO FIFO CBCC CBCC
rxrec_clk
X BUFGCE
IBUFDS init_clk
TxRx Startup FSM
図 1 – Aurora 64b66b コアの共有可能リソースをオレンジ色で表示
44
Xcell Journal 93 号
GT2
rxusr_clk rxusr_clk2