ÖPPNA KÄRNOR REDAKTÖR OLOF KINDGREN VÄLKOMMEN OLOF!
Större än RISC-V
Det har blivit uppenbart att det inte finns några gränser för hur stor den öppna cpu-arkitektu ren RISC-V håller på att bli inom elektronikvärlden. Den gör samma revolution som Linux gjorde för mjukvaran. Elektroniktidningen vill ha en kvalificerad redaktör som kan peka ut vad som är viktigt bland alla de RISC-V-nyheter som släpps just nu. Olof Kindgrens svar på erbjudandet var att det inte bara handlar om RISC-V utan om öppna kärnor gene rellt – och där förtjänade han omgående sin redaktörshatt. Han kommer att ansvara för ett uppslag med nyheter om öppna kärnor under några kom mande nummer.
JAN TÅNGRING jan@etn.se
HEJ! Jag arbetar som FPGA/embed ded-utvecklare på Qamcom Research & Technology. Utöver detta är jag medgrundare till FOSSi Foundation, Risc V-ambas sadör, redaktör för nyhetsbrevet El Correo Libre och – åtminstone om ni frågar mig – Sveriges främsta expert på öppen källkod inom chipdesign. ;-) En fråga jag ofta får är om detta är en märklig hobby jag har eller om det kopplar till min dagliga verksamhet på Qamcom. Svaret är att det i allra högsta grad är relevant. Vi ser det inom den forskning på bland annat 6G och AI vi bedriver där olika delar av den här tekniken ofta efterfrågas. Ett EU-forsknings projekt, Panorama, som jag är inblandad i just nu, har explicit kravställt att resultaten ska vara öppna och integrera väl med befintliga miljöer. Kunder som själva ser ett värde i exempelvis RISC-V och custom silicon hör av sig för att lära sig hur de kan komma igång. I produkter vi själva tar fram så används både utvecklingsverktyg och färdiga funktioner från öppen källkodsvärlden för att snabbare komma fram till en lösning. En nypublicerad EU-rapport visar att varje investerad krona i öppen källkod i genomsnitt ger fyra kronor tillbaka – så det finns ekonomiska fördelar med att vara en del av detta också. Det som kanske framför allt håller tillbaka utvecklingen nu just nu är dålig kunskap om vad som finns och var man som företag kan börja. Jag har varit i centrum för allt detta de senaste tio åren och är väl bekant med ekosystemet, men jag är fullt medveten om vilken djungel det är och hur svårt det kan vara att ta sig in. Därför känns det superkul att få visa upp ett antal projekt och produkter som både är och kommer bli viktiga.
OLOF KINDGREN
26
Verifiering i Python i ny version n TEST För en månad sedan släpptes Cocotb 1.6.2 tillsammans med en ny logotyp och hemsida där man kan hitta gott om dokumentation och exempel för att komma igång.
Python har blivit ett av världens mest populära programmerings språk med ett enormt stort eko system. Detta tog man fasta på när Cocotb (COroutine based COsimulation Test-Bench) skapades. Verifieringsmiljön körs i Py-
Python
Simulator
Test
VPI
Coroutine Coroutine Coroutine Coroutine
Embed
Scheduler
Coroutine
GPI
Scheduler
VHPI
Extend FLI
Coroutine
DUT...
thon och kan utnyttja all befintlig kod för signalbehandling, numeriska beräkningar, bildanalys och annat som finns tillgängligt i Python samtidigt som själva RTL-modellen körs som vanligt
i en simulator som Questasim, VCS eller Verilator. Sedan starten för åtta år sedan har Cocotb vuxit och anammats av alla från hobbyister till de stora EDA-företagen.
Verilator har blivit asynkron n VERIFIERING Verifiering i UVM blev just mer användbar i och med att Verilator fick stöd för dynamisk schemaläggning.
Det finns idag ett antal verifieringsramverk som tillåter användarna att skriva sina tester i allt från C++ till Python. Men för den som helst håller sig till Verilog och kanske dessutom har en inarbetad UVM-miljö så finns även förbättringsmöjligheter här. det mest populära ramverket för verifiering av digital logik. Det är i U V M Ä R I D AG S L ÄG E T
sig öppen källkod men kräver en proprietär simulator eftersom ingen öppen simulator har haft tillräckligt med stöd för System Verilog. D E T H A R F U N N I T S stort intresse från industrin att kunna använda Verilator, världens snabbaste Verilogsimulator som dessutom är
öppen källkod, tillsammans med UVM. Tidigare har Verilator bara hanterat helt klocksynkrona händelser men nyligen togs ett stort kliv i den riktningen när stöd för dynamisk schemaläggning lades till för att stödja simulerade fördröjningar av signaler och asynkrona händelser.
Gratis-asic återvänder från de döda n FABRIKATION Open Lane drabbades av en bugg som gav hålltids problem och obrukbara chip. Buggen är nu fixad och några lyckades till och med lappa ihop sina chip.
Den stora snackisen år 2020 var ett samarbete mellan Google, Skywater och Efabless där Efabless tillhandahöll en öppen verktygskedja vid namn Open Lane (som i sin tur baseras på en mängd komponenter från olika håll) och Skywater släppte lös all information och sitt PDK för sin 130 nm-process. Detta tillät användare från hela världen att skicka in asic-designer framtagna med dessa verktyg
och få dessa produce-rade och färdiga chips hemskickade helt på Googles bekostnad – så länge som designen var öppen källkod. I skrivande stund har fem av sex produktionsrundor bekostade av Google skickats iväg för fabrikation och de första färdigproducerade chipen har återvänt. Ett smolk i glädjebägaren var tyvärr att en bugg hade smugit sig in i verktygskedjan vilket orsakade hålltidsproblem i chipen och det troddes länge att de skulle vara obrukbara. D E T V I S A D E S I G D O C K finnas några som inte gav upp så lätt. Genom att variera matningsspänningen millivolt för millivolt identifierades några chipexemplar som
Världens minsta RISC-V-processor SERV är ett av många projekt som nu blivit asic helt gratis.
fortfarande hade liv i sig och kunde utföra sina funktioner korrekt. Och med detta får väl världens första asicar tillverkade helt med och av öppen källkod ändå ses som en succé. Och buggen i verktygskedjan fixades naturligtvis snabbt eftersom även den var öppen källkod. ELEKTRONIKTIDNINGEN 4/22