Comprendre
“ Le contrôleur revêt autant d’importance que le type de puces utilisées au sein du SSD ! ”
desquelles on trouve des blocs divisés en 64 pages dont la taille va déterminer la taille du bloc. A l’heure actuelle, la majorité des puces NAND Flash se composent de blocs de 128 ko constitués de 64 pages de 2 ko. A noter que l’on n’accède jamais réellement aux données au sein de la mémoire NAND Flash, elles sont « recopiées » par le contrôleur dans
bloc, l’écrasement du bloc dans son entièreté avant l’opération d’écriture à proprement parler. Si le bloc a une taille de 128 ko, cela signifie en théorie que le temps pour écrire un fichier de 128 ko sera identique à celui nécessaire pour écrire des fichiers plus petits. Généralement, d’ailleurs, les débits maximums sont atteints lorsque la taille des fichiers est égale ou supérieure à 128 ko. Ce sont donc des contraintes techniques qui sont la cause des performances parfois en retrait des SSD lors du traitement de petits fichiers. Cette situation est, en outre, exacerbée lors des accès aléatoires puisque le principe même de fonctionnement de la mémoire NAND Flash est l’accès séquentiel. Heureusement, les accès aléatoires de petits fichiers sont plutôt rares lors de l’utilisation courante d’un PC de bureau et restent l’apanage des configurations serveurs, particulièrement celles hébergeant des bases de données.
Deux types de puces, deux niveaux de performances On distingue deux types de puces NAND Flash : les SLC (Single Layer Cell) et les MLC (Multiple Layer Cell). Les puces SLC ne stockent qu’un seul bit de données par cellule dans la grille flottante. Les puces MLC, pour leur part, peuvent stocker plusieurs bits de données par cellule, généraIl existe deux types de puces NAND Flash : les SLC, plus rapides, et les MLC, plus lentes mais moins chères…
compris sans alimentation électrique. Mais cette « conservation » n’est pas illimitée, comme nous le verrons plus loin dans notre dossier. Ces deux « gates » sont placées sur un substrat de silicium qui comprend deux électrodes chargées de gérer le passage de la tension électrique. Le stockage des données s’effectue en faisant passer un certain niveau de tension entre les électrodes de la cellule, ce qui a pour effet de faire rentrer des électrons dans la « floating gate ». Une fois la grille flottante remplie d’électrons, elle passe au statut binaire 0. En appliquant la tension inverse, on libère les électrons qui retraversent l’oxyde et la cellule prend alors le statut binaire 1. Une puce mémoire NAND Flash est donc composée de cellules au sein
90
I Hardware Magazine
une puce mémoire de type RAM selon les besoins. La mémoire NAND Flash utilise une interface de type séquentielle, ce qui signifie que les accès aux données se font en série. Ainsi, lors de la lecture, la page constitue l’entité minimale à laquelle on accède. Concrètement, la lecture d’une donnée contenue au sein d’une page entraîne le chargement de la page complète en mémoire. Si la page fait 2 ko, cela signifie que la lecture d’un fichier dont la taille est de 2 ko prendra le même laps de temps que pour un fichier de moins de 2 ko. Lors de l’écriture, la situation s’empire puisque l’entité minimale n’est plus la page mais le bloc dans son entièreté. Le préalable à toute écriture est le chargement en mémoire des données déjà contenues dans le
Le contrôleur gère les entrées/sorties entre le système et les puces NAND Flash, entre autres. Illustré ici, le contrôleur Intel accompagné d’une puce RAM faisant office de cache.