Page 45

X planation : F P G A 1 0 1

入力チャネル当たり 1 つの抵抗と 1 つのキャパシタを使うだけで、 高周波数アナログ入力信号を デジタル化できます。

最新のザイリンクス FPGA 上の LVDS (低電圧差動信号) 入 力を使用して、1 つの抵抗と 1 つのキャパシタだけでアナログ 入力信号をデジタル化できます。 最新世代のザイリンクス デ バイスは数百の LVDS 入力を搭載しているため、理論的には 1 チップの FPGA で数百のアナログ信号をデジタル化すること が可能です。 筆者らのチームは先頃、128 エレメントの超音波リニア アレ イ トランスデューサーの信号出力をデジタル化する手法を調査 中に、帯域制限された入力信号を中心周波数 3.75MHz、分解 能 5 ビットでデジタル化することにより、可能なデザイン空間の 一隅を調べました。この記事では、このデモンストレーション プ ロジェクトについて詳しく説明します。 2009 年にザイリンクスは、最大周波数 1.205kHz の入力 をデジタル化できるアナログ/デジタル コンバーター (ADC) を (外部コンパレータ、1 つの抵抗、1 つのキャパシタと組み合わ せて) インプリメントする LogiCORE™ ソフト IP コアを発表し ました。[1] 外部コンパレータの代わりに FPGA の LVDS 入力を使用し、 デルタ変調器型 ADC アーキテクチャを組み合わせると、より高 周波のアナログ入力信号を 1 つの抵抗と 1 つのキャパシタだけ でデジタル化できます。

ADC のトポロジと実験用プラットフォーム ザイリンクス FPGA の LVDS 入力を使用してインプリメン トされた、1 チャネル デルタ変調器型 ADC [2] のブロック 図を図 1 に示します。この図で、アナログ入力は LVDS_33 非反転バッファの入力を駆動し、入力信号範囲は基本的に 0 ~ 3.3V です。LDVS_33 バッファの 出 力 は 入 力ア ナログ 信号よりもはるかに高いクロック周波数でサンプリングされ、 LVCMOS33 出力バッファと外部 1 次 RC フィルターを介し て、LVDS_33 反転バッファの入力にフィードバックされます。 適切なクロック周波数 (F)、抵抗 (R)、キャパシタンス (C) を選 択すれば、この回路だけでフィードバック信号は入力アナログ信 号に追従します。 例として、図 2 に、F = 240 MHz、R = 2K、C = 47pF の場合の入力信号を黄色 (チャネル 1)、フィードバック信号を青 (チャネル 2) で示します。この図に示した入力信号は、Agilent 33250A ファンクション ジェネレーターで周波数 200MHz、 分解能 12 ビットの任意出力ファンクション機能を使用して生成 したものです。 筆者らが使用した Tektronix DPO 3054 オ シロスコープで計算される入力信号のフーリエ変換は、赤 (チャ ネル M) で示します。これらの周波数では、オシロスコープ プ ローブの入力キャパシタンス (およびグランドに関連する問題) に より、オシロスコープのトレースに示されるフィードバック信号の

http://japan.xilinx.com/

45

ザイリンクス Xcell Journal 日本語版 94号  

Xcell Journal 94 号のカバーストーリーでは、ザイリンクス Zynq®-7000 SoC および Zynq UltraScale+™ MPSoC をベースにした システム開発をサポートする企業のエコシステムの劇的な拡大に関する記事が掲載されています。その他、魅力的な...

Read more
Read more
Similar to
Popular now
Just for you