Page 43

X planation : F P G A 1 0 1

ザイリンクスの IP インテグレーター ツールにより、 マルチコア Aurora 使用時の デザイン入力の効率化と リソースの最適化を実現

1 つの FPGA に収める大規模なデザインを、複 数のIP (Intellectual Property) インスタンスで構 成する際に直面する大きな問題の 1 つは、システム 全体でリソースを効率的に共有することです。ザイ リンクスの Aurora シリアル通信コアの共有ロジッ ク機能を使用して設計すると、複数のインスタンス 間で共有のリソースを使用できるようになります。こ の共有リソースの効果を最大限に引き出すために欠 かせないのが、Vivado® Design Suite の IP イン テグレーター ツール (IPI) です。 電子機器業界では、パラレル通信規格から高速シ リアル通信規格への移行が急速に進んでいます。業 界標準のシリアル通信プロトコルは、伝送速度やレー ン幅が固定されており、ギガビット シリアル トラン シーバーの性能を十分に活用できないことがありま した。 Aurora はザイリンクスの高速シリアル通信プロト コルで、他の業界プロトコルでは複雑すぎることや、 リソース消費が大きすぎるなどの理由で実装が困難 なアプリケーションによく用いられており、業界でも 高い評価を受けています。そしてAurora は、低コス トで高速かつスケーラブルな IP コアのソリューショ ンを可能にし、高速シリアル通信データ チャネルを 柔軟に設計する手段として利用できます。 伝送速度とチャネル幅の両面においてスケーラ ビリティが要求される高性能システムやアプリケー ションにおいて、Aurora が注目を集めています。 また、ASIC 設計や、数ギガビットのデータを伝送 するバックプレーンと複数の FPGA デバイスで

http://japan.xilinx.com/

43

ザイリンクス Xcell Journal 日本語版 93 号  

Xcell Journal 93 号のカバーストーリーでは、急速に進化し、これまで以上に複雑な医療機器市場において、ますます重要になるザイリンクスデバイスについて考察します。そのほか、魅力的な方法論と実用的な ハウツー記事を紹介しています。

Read more
Read more
Similar to
Popular now
Just for you