Page 1

‫جامعة حلب‬ ‫كلیة الھندسة الكھربائیة و االلكترونیة‬ ‫مخبر اآلالت الحاسبة‬

‫مادة بنية الحاسب‬ ‫سنة ثالثة ميكاترونيكس‬ ‫الجلسة األولى‬ ‫المهندسة تغريد حجار‬ ‫‪1‬‬


‫مكونات الحاسب‬ ‫‪ -1‬وحدة معالجة مركزية (‪.)CPU‬‬ ‫‪ -2‬ذاكرة (‪.)memory‬‬ ‫‪ -3‬أجهزة دخل وخرج (‪.)INPUT\OUTPUT DEVICES‬‬

‫م تغريد حجار‬

‫‪2‬‬


‫مكونات المعالج‬ ‫تتألف وحدة المعالجة المركزية (‪ )CPU‬من وحدة العمليات الحسابية و‬ ‫المنطقية (‪ )ALU‬ووحدة التحكم (‪ )CU‬ومسجالت‬

‫‪CPU‬‬

‫‪ALU‬‬

‫‪Regs‬‬

‫‪CU‬‬

‫‪Address‬‬ ‫‪Bus‬‬

‫‪Data‬‬ ‫‪Bus‬‬

‫‪Control‬‬ ‫‪Bus‬‬ ‫م تغريد حجار‬

‫‪3‬‬


‫‪ ALU‬وحدة العمليات الحسابية والمنطقية أي تقوم بالعمليات‬ ‫الحسابية (الجمع الطرح ‪)......‬والمنطقية (‪)and,or,xor….‬‬ ‫سنصمم أوالً دارة الجامع حيث نصمم جامع كامل واحد بت ثم نطوره‬ ‫لجامع كامل بـ ‪ 8‬بت‬ ‫لتصميم دارة ما يلزمنا أوالً تحديد مداخل الدارة ومخارجها‬ ‫ومن ثم ربط المداخل والمخارج بعالقة تستنتج من جدول الحقيقة‬ ‫ومن ثم رسم البوابات المالئمة‬ ‫تصميم دارة جامع كامل ‪ 1‬بت ‪:‬‬ ‫مداخل الدارة العددين األول والثاني ‪ a,b‬الحمل الداخل ‪cin‬‬ ‫مخارج الدارة ناتج الجمع ‪ s‬الحمل الناتج ‪cout‬‬ ‫لدينا ‪ 3‬مداخل أي لدينا ‪ 8‬احتماالت لقيم الدخل‬ ‫م تغريد حجار‬

‫‪4‬‬


‫نقوم بدراسة حاالت الدخل واستنتاج قيم الخرج‬ ‫ومن ثم كتابة العالقة بعد اختصارها بمخططات كارناف‬ ‫أو بأي طريقة أخرى لتنتج العالقات التالية‪:‬‬

‫‪S = a XOR b XOR cin‬‬

‫‪cout‬‬

‫‪s‬‬

‫‪cin‬‬

‫‪b‬‬

‫‪a‬‬

‫‪0‬‬

‫‪0‬‬

‫‪0‬‬

‫‪0‬‬

‫‪0‬‬

‫‪0‬‬

‫‪1‬‬

‫‪1‬‬

‫‪0‬‬

‫‪0‬‬

‫‪0‬‬

‫‪1‬‬

‫‪0‬‬

‫‪1‬‬

‫‪0‬‬

‫‪1‬‬

‫‪0‬‬

‫‪1‬‬

‫‪1‬‬

‫‪0‬‬

‫)‪cout=(a AND b) OR(a AND cin)OR (b ANDcin‬‬

‫م تغريد حجار‬

‫‪0‬‬

‫‪1‬‬

‫‪0‬‬

‫‪0‬‬

‫‪1‬‬

‫‪1‬‬

‫‪0‬‬

‫‪1‬‬

‫‪0‬‬

‫‪1‬‬

‫‪1‬‬

‫‪0‬‬

‫‪0‬‬

‫‪1‬‬

‫‪1‬‬

‫‪1‬‬

‫‪1‬‬

‫‪1‬‬

‫‪1‬‬

‫‪1‬‬

‫‪5‬‬


‫نفتح البروتوس ونعمل دارة فرعية من ‪ subcircuit mode‬ونحدد مداخلها و مخارجها‬ ‫ونضع عناصر ادخال واخراج من مكتبة ‪ debugging tools‬نختار ‪logic state –logic brob‬‬ ‫نأخذ بوابات ‪ XOR ,OR, AND‬من مكتبة ‪modelling primitives‬‬

‫نحدد الدارة الفرعية للجامع الكامل ونضغط ‪ ctrl+c‬فندخل للدارة الفرعية ثم نرسم محتواه‬ ‫م تغريد حجار‬

‫‪6‬‬


‫نقوم برسم البوابات الموافقة لتنتج الدارة النهائية لمحتوى دارة الجامع الكامل‬

‫م تغريد حجار‬

‫‪7‬‬

computer lab  

computer architecture

Read more
Read more
Similar to
Popular now
Just for you