1.4.. Архітектура мікросхем CPLD
1.4. Архітектура мікросхем CPLD Архітектуру CPLD мікросхем розглянемо на прикладі сімейства МАХ 3000 компанії Altera. На сьогоднішній день компанія Altera випускає два сімейства з класичною CPLD архітектурою: МАХ 3000 та МАХ 7000. В номенклатурі компанії Xilinx подібну архітектуру мають мікросхеми сімейств ХС9500 та CoolRunner. Параметри мікросхем сімейства МАХ 3000 наведені в таблиці 1.4 [14]. Часові параметри, що використовуються в таблиці, мають наступне значення: tPD – затримка проходження сигналу без тактування крізь мікросхему, tCO – час між приходом тактового сигналу до появи сигналу на виході мікросхеми, fCNT – максимальна тактова частота для тригерів. Таблиця 1.4 – Параметри мікросхем МАХ3000 Параметр
ЕРМ3032А
ЕРМ3064А
ЕРМ3512А
Макрочарунок
32
64
512
Логічних блоків
2
4
32
tPD, нс
4,5
4,5
7,5
tCO, нс
3,0
3,1
4,7
227,3
222,2
116,3
fCNT, МГц
Як видно з рисунку 1.17 основою мікросхеми МАХ 3000 є макрочарунка (Macrocell), яка складається з матриці розподілу термів (Product-Term Select Matrix) та конфігуруємого тригера (Programmable Register). Для реалізації логічної функції використовуються локальна програмуєма матриця з’єднань (Logic Array Block Local Array) та матриця розподілу термів, які можуть об’єднувати за допомогою функції «АБО» або «Виняткове АБО» результати логічних добутків. Для реалізації логічної функції на основі декількох макрочарунок одного логічного блока використовується логічний 32