EL PRIMER CAPÍTULO ES LA PÁG 1 , EL SEGUNDO ES LA 2 , Y ASI SUCESIVAMENTE.
9. La UC ordena a la ALU que realice la operación actualmente configurada. Tal y como se pretendía, en el registro R3 se dispone de la suma de los valorescontenidos en Rl y R2, con lo que la instrucción ha sido completada.
3.LA UNIDAD CENTRAL DE PROCESO (II) Al leer cualquier comparativa actual entre procesadores, los términos "pipelining" o "pipeline" siempre están presentes. No es de extrañar, ya que se trata de una técnica para mejorar el rendimiento de una CPU.
Las etapas de la pipeline
Como ya se ha introducido, el pipelining comienza con el desglose en etapas del trabajo de la CPU. La división más básica se reduce a cuatro fases: 1.Búsqueda de instrucción (Instruction Fetch) Se accede a la memoria para obtener la instrucción a ejecutar. 2.Decodificación. Se interpreta la instrucción, es decir, se extrae cuál es la operación a realizar y cómo obtener los operandos sobre los que trabajar. 3,Ejecución. Se buscan los operandos y se realiza la operación indicada por la instrucción. 4.Almacenamiento de resultados o Write-Back. Se almacena el resultado de la operación en un registro (que posteriormente se puede volcar a la memoria principal). Las CPU actuales implementan muchas más etapas El problema de las burbujas
La selección de las etapas a implementar es una decisión delicada para los diseñadores de una CPU. El primer detalle a tener en cuenta es el equilibrio entre etapas. Estas deberían ser capaces de ejecutarse en el mismo número
ALUMNO : LUIS JIMÉNEZ MEDRANDA