11.2 Ejemplos para simulaci on y s ntesis
97
funcionamiento del VHDL para la descripci on de hardware. Como ejercicio adicional se puede hacer el ejemplo anterior pero a~nadi endole caracter sticas m as realistas como la detecci on de obst aculos durante el cierre de puertas, o la posibilidad de gestionar m as de un bot on pulsado.
11.2.4 La memoria ROM Ejemplo 11.4 Realizar el modelo de simulaci on de una memoria ROM simple. La
ROM tiene una entrada de selecci on activa a nivel bajo, de manera que cuando est a activa, la salida es el contenido de la posici on indicada por la direcci on de entrada, sino est a activa, la salida es alta impedancia. El tiempo que pasa entre que cambia la selecci on y la salida es de 60 ns. El tiempo que pasa entre que la direcci on cambia y cambia la salida es de 100 ns. En el caso de cambio en la direcci on, la salida mantiene su valor anterior durante 10 ns y luego pasa a desconocido. LIBRARY ieee; USE ieee.std_logic_1164.ALL; ENTITY rom IS PORT( cen: IN std_logic; direcc: IN std_logic_vector(1 DOWNTO 0); dato: OUT std_logic_vector(7 DOWNTO 0)); END rom; ARCHITECTURE modelo OF rom IS SIGNAL salida: std_logic_vector(7 DOWNTO 0); SIGNAL cenr: std_logic: BEGIN PROCESS(direcc) BEGIN salida<="XXXXXXXX" AFTER 10 ns; CASE direcc IS WHEN "00"=>salida<=TRANSPORT "00000000" WHEN "01"=>salida<=TRANSPORT "00000001" WHEN "10"=>salida<=TRANSPORT "01010101" WHEN "11"=>salida<=TRANSPORT "10101010" WHEN OTHERS=> NULL; END CASE; END PROCESS;
AFTER AFTER AFTER AFTER
100 100 100 100
ns; ns; ns; ns;
dato<=salida WHEN cenr='0' ELSE (OTHERS 'Z') WHEN cenr='1' ELSE (OTHERS 'X'); cenr<=cen AFTER 60 ns; END modelo;
El modelo no requiere demasiadas explicaciones. Quiz a sea interesante resaltar que para el caso del retraso de 100 ns de la salida se ha empleado el retraso de tipo transportado en vez del inercial, la raz on es que este evento se asigna al mismo tiempo que de 10 ns, de manera que si no fuese transportado quitar a el otro evento de la lista de eventos y no se ejecutar a nunca. Ingenier a Inform atica
Universidad de Valencia