5 que esta línea nuevamente a 1.
vaya
a
0
y
después
Las líneas de interrupción excepto TRAP pueden ser enmascaradas o inhabilitadas mediante una instrucción DI (Disable Interrupt) lo cual coloca al flip-flop interno INTE en el estado 0. Este flip-flop es el responsable de habilitar o inhabilitar las líneas de interrupción excepto TRAP que es una línea no-enmascarable. Con la instrucción EI (Enable Interrupt) se coloca al flip-flop INTE en 1 habilitando todas las líneas de interrupción. Cuando el microprocesador reconoce una interrupción, automáticamente coloca INTE=0, inhabilitando todas las líneas enmascarables, por lo que en el software habrá que ejecutar la instrucción EI para permitir futuras interrupciones por estas líneas. Si INTE=1, las líneas RST 7.5, RST 6.5 y RST 5.5 pueden ser inhabilitadas individualmente colocando un código apropiado en un registro interno del microprocesador denominado registro de máscaras como se muestra en la figura 2. 7
6
SOD SOE
5 X
4
3
2
1
0
•
•
•
Las funciones de los distintos bits colocados en el registro de máscaras se describen a continuación. La instrucción RIM (Read Interrupt Mask) almacena en el acumulador del microprocesador el estado de las máscaras de interrupción, las interrupciones pendientes y el nivel del terminal 5 SID (Serial Input Data) utilizado para recibir datos en forma serial. De esta forma el estado de las interrupciones puede ser monitoreado bajo el control del programa. Cuando las interrupciones están inhabilitadas pero pendientes, el programa puede de forma selectiva habilitar una línea en particular para atender una solicitud de interrupción en cuestión. El contenido del acumulador después de una instrucción RIM se muestra en la figura 3. Máscaras de interrupción
R7.5 MSE M7.5 M6.5 M5.5
Figura 2. Reg. de máscaras del microprocesador
•
se transmiten datos en forma serial es una réplica de este bit del registro de máscaras el cual puede ser colocado en un determinado nivel lógico mediante la instrucción SIM. Con esta instrucción, el bit 7 del acumulador es colocado en el bit 7 del registro de máscaras si el bit 6 (SOE= Serial Output Enable) es colocado en 1.
Bits 0, 1 y 2. Un 1 colocado en estos bits del registro inhabilita la línea respectiva. Un 0 la habilita. Bit 3. MSE (Mask Set Enable). La instrucción SIM mueve el contenido del acumulador al registro de máscaras. El bit 3 debe estar en 1 cuando se ejecute la instrucción SIM para poder alterar los bits 0, 1 y 2 anteriores. Bit 4 R7.5. Un 1 colocado en el bit 4 resetea el flip-flop interno de solicitud de interrupción asociado a la línea RST 7.5. Bit 7 SOD = Serial Output Data. El terminal 4 del microprocesador por el cual
SID
I 7.5 I 6.5 I 5.5
IE
M7.5 M6.5 M5.5 INTE Interrupciones pendientes
Serial Input Data
Figura 3. Contenido del acumulador después de RIM
Terminales 1 y 2. (X1) y (X2). Estos terminales son utilizados para fijar la frecuencia interna de los pulsos de reloj. En estos terminales se puede colocar un cristal de cuarzo o una resistencia cuando la estabilidad de la frecuencia del reloj no es un factor determinante. En el sistema digital descrito se utiliza una resistencia de 10