Page 1

IMPULSNA ELEKTRONIKA

36

UA = VY = V (0) = −1, 72V.

(1.209)

Promena napona u tački A, vrednosti ∆UA = −1, 72 − (−1, 91) = 0, 19V,

(1.210)

izaziva promenu u tački C, tako da je UC (Ti+ ) = UC (Ti− ) + ∆UA = −2, 34V.

(1.211)

UC (t) = −0, 51 − [−0, 51 − (−2, 34)]e−t/τ

(1.212)

Za t > Ti je

tako da se dobija T1 = τ ln

−0, 51 − (−2, 34) = 2, 92µs −0, 51 − (−1, 53)

(1.213)

kada je napon na kondenzatoru Uk (T1 ) = UC − UA = 0, 19V.

(1.214)

Po završtku kvazistabilnog stanja kolo se vraća u stabilno stanje, u kome je UB = V (0) = −1, 72V UA = V (1) = −0, 7V.

(1.215)

UC (T1+ ) = UB + Vk = −0, 51V

(1.216)

Napon u tački C iznosi

da bi posle 3τ = 3RC dostigao UC = UC (0− ) = −1, 72V

(1.217)

i ovu vrednost zadržava do pojave novog okidnog impulsa. Posmatrajući talasni oblik napona u tački C, sa slike 1.41, možemo da primetimo da njegova minimalna vrednost u trenutku t = 0+ zavisi od amplitude ulaznog napona. Talasni oblici napona svih tačka u kolu su prikazani na slici 1.39. 1.10 Izračunati i nacrtati prenosnu karakteristiku Uiz = f (Uul ) za CMOS invertor W dat na slici 1.42 ako je Vdd = 5V , VT n =| VT p |= VT = 2V i A = An = Ap = µ0 Cox 2L . Napon izmed u drejna i sorsa tranzistora koji radi u omskoj oblasti je zanemarljiv (VDSo = 0V ). Rešenje: Prenosna karakteristika invertora data je na slici 1.43. Na delu karakteristike izmed-u tačaka A i B je ulazni napon manji od napona praga N-kanalnog tranzistora tako da je tranzistor T1 zakočen a T2 radi u omskoj oblasti sa malom izlaznom otpornošću tako da izlazni napon ima vrednost


LOGIČKA KOLA

37

Uiz = Vdd − VDSo ≈ 5V.

(1.218)

Za Uul > VT n = 2V tranzistor T1 provede i radi u aktivnom režimu (pojačavačkom režimu - zasićenju) sve dok je zadovoljen uslov

Slika 1.42:

Slika 1.43: UDS ≥ UGS − VT ⇔ Uiz ≥ Uul − VT

(1.219)

dok je tranzistor T2 još uvek u omskoj oblasti. Struja drejna tranzistora u zasićenju ima vrednost ID = A(UGS − VT )2

(1.220)

dok je struja drejna tranzistora u omskoj oblasti h 1 2 i ID = 2A (UGS − VT )UDS − UDS 2

(1.221)

Kada su oba tranzistora provodna, što je slučaj na delu B − E prenosne karakteristike, struje drejna su im jednake jer su vezani redno. Na delu B − C prenosne karakteristike, iz jednačavanjem struja drejna i korišćenjem izraza 1.220 i 1.221 dobija se izraz i h 1 A(Uul − VT n )2 = 2A (Uul − Vdd − VT p )(Uiz − Vdd ) − (Uiz − Vdd )2 2

(1.222)

Kvadriranjem i sred-ivanjem, izraz dobija oblik 2 2 Uiz − 2Uiz (2 + Uul ) + Uul + 6Uul − 1 = 0

(1.223)

Kvadratna jednačina 1.223, rešavanjem po Uiz , daje dva rešenja od kojih zadržavamo ono koje zadovoljava uslov 1.219, tako da se dobija


IMPULSNA ELEKTRONIKA

38

Uiz = 2 + Uul +

p

5 − 2Uul

za 2V ≤ Uul ≤ 2, 5V, Uiz > Uul − 2

(1.224)

Na delu C − D prenosne karakteristike, oba tranzistora su u zasićenju, tako da izjednačavanje struja drejna daje jednačinu A(Uul − VT n )2 = A(Uul − Vdd − VT p )2

(1.225)

čijim se rešavanjem dobija | Uul − 2 |=| Uul − 3 |⇔ Uul = 2, 5V

(1.226)

Za Uul > 2, 5V (D − E deo prenosne karakteristike) tranzistor T1 odlazi u omsku oblast a T2 je u zasićenju, pa se smenom struja drejna dobija kvadratna jednačina h 1 2i 2A (Uul − VT n )Uiz − Uiz = A(Uul − Vdd − VT p )2 , (1.227) 2 čijim se rešavanjem na isti način kao i na B − C delu karakteristike i zadržavanjem samo fizički mogućeg rešenja, dobija Uiz = Uul − 2 −

p

2Uul − 5

za 2, 5V ≤ Uul ≤ 3V, Uiz ≤ Uul + 2

(1.228)

Za Uul > 3V (E − F deo karakteristike), tranzistor T1 radi u omskoj oblasti, dok je T2 zakočen a izlazni napon iznosi Uiz = VDSo ≈ 0V.

(1.229)

1.11 Za astabilni multivibrator sa slike 1.44 realizovan CMOS invertorima odrediti frekvenciju rada i nacrtati talasne oblike napona u tačkama A, B i C ako invertori imaju idealizovanu prenosnu karakteristiku sa pragom VT = V (1)/2, prikazanu na slici 1.45 i ne poseduju zaštitne diode ulaza. Vdd = V (1) = 5V , V (0) = 0V , R = 50K i C = 1nF . Rešenje: Velika ulazna i mala izlazna otpornost, širok opseg napona napajanja i temperaturno stabilan napon praga CMOS tranzistora omogućavaju realizaciju jednostavnih astabilnih i monostabilnih multivibratora (generatora impulsa). Osnovno kolo CMOS generatora poseduje dva invertora, otpornik i kondenzator. Korišćeni otpornik može da ima vrednosti od nekoliko KΩ do desetak MΩ a kapacitivnost kondenzatora je u opsegu od stotinak pF do desetak µF pa vremenska konstanta može da se podešava u širokom opsegu (od nekoliko desetina ns do nekoliko desetina sekundi). Stabilnost na promene napona napajanja i temperature je bolja nego kod odgovarajućih kola realizovanih bipolarnim tranzistorima. Izlaz invertora 1 je kratkospojen na ulaz invertora 2, dok je izlaz invertora 2 preko kondenzatora vezan na ulaz prvog invertora. Zbog ovakve strukture, za vreme promene stanja u kolu, preko kondenzatora C se zatvara petlja pozitivne povratne


LOGIČKA KOLA

39

sprege. Pojačanje invertora u prelaznoj oblasti je reda 10 i više, pa je pojačanje u petlji povratne sprege veće od 100 tako da je promena napona na izlazima invertora skokovita.

Slika 1.44:

Slika 1.45:

Neka je na izlazu invertora 1 visok napon, UB (0− ) = V (1) = 5V.

(1.230)

Tada je UC (0− ) = V (0) = 0V.

(1.231)

N-kanalni MOS tranzistor invertora 1 i P-kanalni MOS tranzistor invertora 2 tada ne vode. Kondenzator se puni strujom baterije Vdd preko P-kanalnog tranzistora na izlazu invertora 1, kroz spoljni otpornik R i kontura se zatvara preko N-kanalnog tranzistora na izlazu invertora 2 na masu, što je prikazano na slici 1.46.

Slika 1.46:

Sa RDSn2 i RDSp1 su obeležene otpornosti drejn-sors uključenih tranzistora u odgovarajućem invertoru. Oba tranzistora rade u omskoj oblasti gde otpornosti drejnsors imaju vrednosti od stotinak Ω do oko 1KΩ. S obzirom da se najčešće za spoljni otpornik R uzimaju vrednosti koje zadovoljavaju uslov R À RDSn + RDSp

(1.232)

otpornosti tranzistora mogu biti zanemarene pri sračunavanju perioda oscilovanja (spoj drejn-sors tranzistora se menja kratkim spojem). Za t > 0 napon na ulazu prvog invertora je UA (t) = Vdd − RI(t) = Vdd − [Vdd − Uk (0)]e−t/τ gde je

(1.233)


IMPULSNA ELEKTRONIKA

40

Uk (0) = VT − Vdd

(1.234)

napon do kog se kondenzator napunio u prethodnom kvazistabilnom stanju u kome je izlaz inveretora 1 bio nizak a izlaz invertora 2 visok. Iz izraza 1.233 vidimo da se napon na ulazu prvog invertora menja od vrednosti UA (0+ ) = UC (0+ ) + Uk (0) = −(Vdd − VT )

(1.235)

UA (t = ∞) = Vdd .

(1.236)

i teži ka Med-utim kada dostigne vrednost napona praga VT , dolazi do kumulativnog procesa u petlji povratne sprege UA − UB − UC − C − UA koji se završava brzom promenom stanja u kolu. Mali porast napona UA oko napona praga VT izaziva pad napona na njegovom izlazu ∆UB = −A1 ∆UA . (1.237) S obzirom da se radi o invertorima ovo izaziva pozitivnu promenu napona na izlazu drugog invertora ∆UC = A2 (A1 ∆UA ) (1.238) koja se preko kondenzatora C prenosi u celosti do tačke A. Dakle, promena ∆UA izaziva promenu ∆UA0 = A1 A2 ∆UA ,

(1.239)

zbog pozitivne povratne sprege. Za A1 = A2 = 10 je ∆UA0 = 100∆UA .

(1.240)

Ovo izaziva dalju promenu ∆UA00 = 100∆UA0 = 10000∆UA .

(1.241)

Očigledno je da je proces kumulativan i traje veoma kratko sve dok se na izlazima invertora ne uspostave statička stanja UB (0+ ) = 0V

Slika 1.47:

i

+

UC (0 ) = Vdd = 5V.

(1.242)

Trajanje kvazistabilnog stanja u kome je u tački B prisutan napon logičke jedinice a u tački C napon logičke nule, odred-uje se iz izraza 1.233 iz uslova UA (t = T1 ) = VT na osnovu čega se dobija T1 = τ ln

h Vdd i Vdd − Uk (0) = RC ln 1 + = 54, 9µs Vdd − VT Vdd − VT

(1.243)


LOGIČKA KOLA

41

U drugom kvazistabilnom stanju uključeni su P-kanalni tranzistor drugog i Nkanalni tranzistor prvog invertora. Sada se kondenzator prazni po konturi koja je prikazana na slici 1.47. Uz zanemarivanje otpornosti tranzistora u omskoj oblasti za izlazni napon prvog invertora sa slike 1.47 može se pisati UA (t) = RI2 (t) = [Vdd + Uk (T1 )]e−t/τ

(1.244)

pri čemu se u prethodnom kvazistabilnom stanju kondenzator uspeo napuniti na vrednost Uk (T1 ) = UA (T1 ) − UC (T1 ) = VT − 0 = VT .

(1.245)

Iz izraza 1.244 vidimo da se kondenzator sada prazni, odnosno ulazni napon prvog invertora opada ka nuli od početne vrednosti Vdd + VT . Kada ovaj napon postane jednak naponu praga uspostavlja se pozitivna povratna sprega koja opet dovodi do skokovitih promena napona na izlazima invertora. Za UA (T2 ) = VT

(1.246)

se iz izraza 1.244 za trajanje drugog kvazistabilnog stanja dobija h Vdd + VT Vdd i = RC ln 1 + = 54, 9µs VT VT Prema tome, period oscilovanja iznosi T2 = τ ln

h³ T = T1 + T2 = RC ln 1 +

Vdd ´³ Vdd ´i 1+ = 109, 8µs Vdd − VT VT

(1.247)

(1.248)

a frekvencija ima vrednost f=

1 = 9, 1KHz. T

(1.249)

Kada je prenosna karakteristika invertora simetrična kao na slici 1.45, VT = Vdd /2, trajanje nule i jedinice je jednako. U praksi, zbog tehnoloških tolerancija parametara CMOS tranzistora, napon praga CMOS invertora je najčešće u opsegu 0, 45Vdd ≤ VT ≤ 0, 55Vdd .

(1.250)

Za VT = 0, 45Vdd se dobija T1 = 51, 7µs i T2 = 58, 4µs,

(1.251)

što predstavlja odstupanje od nominalne vrednosti za 5,8 %, odnosno 6,4%, respektivno.

Slika 1.48:

Simetrični rezultati se dobijaju i za VT = 0, 55Vdd . Perioda oscilovanja iznosi


IMPULSNA ELEKTRONIKA

42

T = T1 + T2 = 110, 1µs

(1.252)

i odstupa za 0,27 % od nominalne vrednosti. Smanjivanjem napona praga VT , kvazistabilni period T1 se smanjuje a T2 se povećava. Tako se promene T1 i T2 u funkciji VT med-usobno kompenzuju pa je relativna promena perioda oscilovanja T = T1 + T2 za red veličine manja od odgovarajućih promena samih kvazistabilnih perioda. Talasni oblici napona u svim tačkama kola dati su na slici 1.48. Ako uzmemo u obzir realnu prenosnu karakteristiku CMOS invertora čija je aproksimacija opisana u zadatku 1.10 naponi u tačkama B i C imaju izgled dat na slici 1.49. U opsegu VT n < UA < VT , gde je sa VT n obeležen prag vod-enja N-kanalnog FET-a, kada UA raste, napon UB blago opada a u opsegu VT < UA < Vdd +VT p kada UA opada, napon UB postepeno raste jer u tim oblastima vode oba tranzistora CMOS invertora.

Slika 1.49:

To povećava izlaznu otpornost CMOS invertora pa zbog rasta vremenske konstante punjenja kondenzatora opada frekvencija oscilovanja za slučaj visokofrekventnih multivibratora kod kojih R ima vrednost od nekoliko KΩ. 1.12 Na slici 1.50 je prikazan astabilni multivibrator realizovan pomoću CMOS invertora sa idealnim zaštitinim diodama ulaza i idealnom prenosnom karakteristikom sa pragom promene VT . a) Odrediti period oscilovanja i nacrtati talasne oblike napona u tačkama A, B i C za: Vcc = V (1) = 5V , V (0) = 0V , VT = V (1)/2, C=5nF, R=15K, Rd =0Ω i Vγ = Vd = 0V . b) Za koliko se menja period oscilovanja ako napon praga može da ima vrednosti iz opsega 0, 4V (1) ≤ VT ≤ 0, 6V (1).

Slika 1.50: Rešenje:

Slika 1.51:


LOGIČKA KOLA

43

a) Na slici 1.51 prikazan je CMOS invertor sa zaštitinim diodama D1 i D2 . Ako je ulazni napon invertora u opsegu −Vγ < Uul < Vdd + Vγ ,

(1.253)

gde je sa Vγ obeležen napon uključivanja diode, zaštitne diode su isključene i njihov uticaj na karakteristiku invertora može da se zanemari. Ako je ulazni napon izvan datog opsega, jedna od dioda će voditi i tada je ulazni napon invertora ograničen na vrednost Uulmax = Vdd + Vd , (1.254) kada vodi dioda D1 , odnosno na vrednost Uulmin = −Vd

(1.255)

kada vodi dioda D2 (zanemaren je pad napona na unutrašnjoj otpornosti diode). Ograničavanjem ulaznog napona invertora se štiti oksid izmed-u gejta i kanala, kako ne bi došlo do proboja do koga može doći i usled male količine elektrostatičkog naelektrisanja. Zbog veoma velike ulazne otpornosti invertora od 1012 do 1014 Ω, i vrlo male struje, koje mogu nastati usled elektrostatičkog pražnjenja, mogu na gejtu stvoriti veliki napon od nekoliko desetina do nekoliko stotina volti. To može dovesti do proboja oksida izmed-u gejta i kanala, koji je inače veoma tanak tj. tanji od 0,1µm, i potpune destrukcije tranzistora. Nažalost, diode D1 i D2 , koje štite gejt od proboja, kvare karaktristike astabilnih multivibratora. Neka je UC (0− ) = V (1) = 5V UB (0− ) = V (0) = 0V.

(1.256)

Kondenzator se preko otpornika R puni tako da napon tačke A raste dostižući napon praga UA (0− ) = VT = 2, 5V (1.257) što će izazvati promenu u kolu. Tada je napon na kondenzatoru Uk (0− ) = UA − UB = VT .

(1.258)

Na početku narednog kvazistabilnog perioda je UB (0+ ) = V (1) UC (0+ ) = V (0).

(1.259)

Pad napona iz tačke C se kroz kondenzator prenosi do tačke A, gde sada napon ima vrednost UA (0+ ) = UB + Uk = Vdd + VT . (1.260) Zbog visokog napona na ulazu invertora, Vdd + VT > Vdd + Vd , provela je zaštitna dioda D1 . Uvek će se na početku kvazistabilnih perioda, zbog promena nastalih na izlazima invertora, javljati skok napona na ulazu invertora gde je vezan kondenzator, zbog čega će se uključivati odgovarajuća zaštitna dioda. Sve dok je Vdd + VT > Uul = UA > Vdd + Vγ

(1.261)


IMPULSNA ELEKTRONIKA

44

Slika 1.52: dioda D1 vodi i kondenzator se prazni kroz P-kanalni FET na izlazu drugog invertora i zaštitnu diodu D1 . Sa slike 1.52 vidimo da ekvivalentna otpornost preko koje se kondenzator prazni ima vrednost Rek = [(R + RDS−3N ) k Rd1 ] + RDS−2P ≈ Rd (1.262) gde nisu uzete u obzir ulazne otpornosti tranzistora. Pošto su otpornost diode i izlazna otpornost RDS tranzistora mnogo manje od vrednosti otpornika R, koji definiše trajanje kvazistabilnih perioda, vreme vod-enja diode će biti veoma kratko ( mnogo kraće od samih kvazistabilnih perioda) pa se može zanemariti. Dakle veoma brzo kondenzator se isprazni a napon tačke A opadne toliko da se zaštitna dioda D1 ugasi tj. UA (0++ ) = Vdd + Vγ ⇒ Uk (0++ = Vγ . (1.263) Tako je kvazistabilni period T1 odred-en vremenom pražnjenja kondenzatora preko otpornika R, po isključivanju diode D1 , kada napon na ulazu prvog invertora opada UA (t) = [Vdd + Vγ ]e−t/τ

, τ = RC

(1.264)

sve do napona praga VT odakle se dobija T1 = RC ln

Vdd + Vγ VT

(1.265)

Ako se zanemari napon provod-enja diode za VT = V (1)/2 se dobija T1 = RC ln 2 ≈ 0, 7RC.

(1.266)

U odnosu na astabilni multivibrator sa invertorom koji ne poseduje zaštitine diode (zadatak 1.11 T1 ≈ 1.1RC) kvazistabilni period je nešto kraći, zbog početnog brzog pražnjenja kondenzatora kroz zaštitnu diodu. Na početku narednog kvazistabilnog stanja je UB (T1+ ) = V (0) UC (T1+ ) = V (1) i Uk (T1+ )

=

Uk (T1− )

(1.267) = VT − Vdd .


LOGIČKA KOLA

45

Slika 1.53: Zbog pada napona na izlazu drugog invertora sada je napon na ulazu prvog invertora negativan UA (T1+ ) = UB + Uk = VT − Vdd , (1.268) zbog čega provede zaštitna dioda D2 sve dok je VT − Vdd < Uul = UA < −Vγ ,

(1.269)

kroz koju se kondenzator brzo napuni, što je prikazano na slici 1.53, posle čega dioda više ne vodi a kondenzator nastavlja punjenje kroz otpornik R i N-kanalni FET na izlazu drugog invertora sve dok napon tačke A opet ne dostigne napon praga VT , tako da se za trajanje drugog kvazistabilnog perioda dobija T2 = RC ln

Vdd − (−Vγ ) Vdd − VT

(1.270)

odnosno za VT = V (1)/2 je T2 ≈ 0, 7RC.

(1.271)

Slika 1.54:

Talasni oblici napona u svim tačkama kola su prikazani na slici 1.54. b) U tabeli su data trajanja kvazistabilnih perioda kao i perioda izlaznih impulsa u funkciji napona praga VT . T1 68,72 µs 51,99 µs 107,03 µs

T2 38,31 µs 51,99 µs 68,72 µs

T 107,03 µs 103,98 µs 107,03 µs

VT 0, 4Vdd 0, 5Vdd 0, 6Vdd


IMPULSNA ELEKTRONIKA

46

Opadanjem napona praga sa VT = 0, 5Vdd na VT = 0, 4Vdd , dolazi do produžavanja prvog kvazistabilnog stanja za 32,18 % i skraćivanja drugog kvazistabilnog stanja na 73,69 % od nominalne vrednosti. Med-utim, perioda izlaznih impulsa se pri tome promeni za svega 2,93%. Izobličenja pravougaonog impulsa iz tačke B sa slike 1.49 (poledica realne prenosne karakteristike invertora) sada su prisutna u tački D i nemaju uticaj na punjenje kondenzatora. 1.13 Za komparator sa slike 1.55 a) odrediti nominalne vrednosti pragova okidanja i nacrtati prenosnu karakteristiku smatrajući da CMOS invertori imaju idealnu prenosnu karakteristiku sa pragom promene VT = V (1)/2. b) Odrediti opsege pragova okidanja kola ako prag promene kod invertora može da odstupa od idealne vrednosti za ±10%, kao i vrednost otpora za ±10% od nominalne. Vdd = V (1) = 5V , V (0) = 0V , R1 = 10K i R2 = 20K.

Slika 1.55: Rešenje: a) CMOS kola imaju veliku ulaznu otpornost tako da se napon na ulazu prvog invertora može dobiti iz izraza UX =

R2 R1 2 1 Uul + Uiz = Uul + Uiz R1 + R2 R1 + R2 3 3

(1.272)

Za Uiz = V (0) = 0V

(1.273)

je UX ≤ VT odnosno smenom u 1.272 se dobija 2 Uul ≤ VT . (1.274) 3 Na izlazu komparatora nastupa promena pri rastu ulaznog napona kada se napon UX izjednači sa naponom praga a tada je ulazni napon jednak gornjem pragu okidanja Uul UX =VT = V 0 =

Slika 1.56: 3 VT = 3, 75V 2

(1.275)


LOGIČKA KOLA

47

Za UX ≥ VT na izlazu kola je visok naponski nivo Uiz = V (1) = 5V,

(1.276)

na osnovu čega se korišćenjem izraza 1.272 dobija da pri opadanju ulaznog napona promena izlaznog nivoa nastupa za 3VT − V (1) = 1, 25V 2 čime su odred-ene nominalne vrednosti pragova okidanja. Uul UX =VT = V 00 =

(1.277)

b) Ukoliko u obzir uzmemo toleranciju napona praga i otpornika, za gornji prag okidanja se dobija  R1 + R2  0   Vmin = VT min = 3, 17V  R + R R2 1 2 VT = V0 = (1.278)  R2 R1 + R2  0  VT max = 4, 43V  Vmax = R2 Iz izraza R1 R2 V 00 + V (1) = VT R1 + R2 R1 + R2 se za donji prag okidanja dobija

(1.279)

R1 + R2 R1 VT − V (1) R2 R2 a kada se uzme u obzir i tolerancija V 00 =

V 00

  V 00 (5 − VT )R1 min = VT − = 00  Vmax R2

= VT min − = VT max −

(5−VT min)R1 R2 (5−VT max)R1 R2

(1.280)

= 0, 569V = 1, 829V

(1.281)

1.14 Za astabilni multivibrator sa slike 1.57, realizovan CMOS invertorima, odrediti frekvenciju oscilovanja i nacrtati talasne oblike napona u tačkama A, B, C i D naznačivši sve njihove karakteristične vrednosti. Smatrati da su invertori idealnih karakteristika i da je R3 << R1 i R3 << R2 . Vdd = V (1) = 5V , V (0) = 0V , VT = Vdd /2, R1 = 60K, R2 = 150K, R3 = 5K i C=1nF. Rešenje: Kako je pokazano u zadatku 1.10, otpornici R1 i R2 sa dva invertora čine naponski komparator sa neinvertujućom prenosnom karakteristikom i izlazom u tački B. Pragovi okidanja ovog komparatora iznose V0 =

R1 + R2 VT = 3.5V R2

i

V 00 =

R1 + R2 R1 VT − V (1) = 1, 5V R2 R2

(1.282)


IMPULSNA ELEKTRONIKA

48

Slika 1.57: što odgovara ekstremnim vrednostima napona u tački C astabilnog multivibratora, za čiju je realizaciju potrebna invertujuća karakteristika dobijena ubacivanjem invertora izmed-u tačaka B i D. Neka je u t = 0− , napon tačke B visok UB = V (1) = 5V.

(1.283)

UD = V (0) = 0V,

(1.284)

Tada je pa se kondenzator C prazni a napon u tački C opada i dostiže donji prag okidanja komparatora UC = V 00 = 1, 5V, (1.285) kada je UA = VT = 2, 5V.

(1.286) +

Posle promene stanja na izlazu komparatora je u t = 0 : UD = V (1) = 5V UC = UC (0− ) = 1, 5V UB = V (0) = 0V

(1.287)

a skokovita promena napona iz tačke B izaziva trenutnu promenu na ulazu prvog invertora UA (0+ ) =

R2 R1 UC + UB = 1, 07V R1 + R2 R1 + R2

(1.288)

tako da ovaj napon održava nizak napon u tački B. Ulazna otpornost CMOS invertora je velika tako da se kondenzator C puni preko ekvivalentne otpornosti Rek = (R1 + R2 ) k R3 =

R3 (R1 + R2 ) = 4.88K ≈ 5K R1 + R2 + R3

(1.289)

ako uzmemo u obzir da je otpornost R3 mnogo manja od R1 i R2 . Napon na kondenzatoru raste i teži ka vrednosti


LOGIČKA KOLA

49

Vek1 =

R1 + R2 UD = 4, 88V ≈ 5V R1 + R2 + R3

(1.290)

sve dok ne dod-e do okidanja naponskog komparatora, što se dešava kada je UC (T1− ) = V 0 = 3, 5V.

(1.291)

S obzirom da se za napon tačke C u ovom kvazistabilnom stanju može pisati UC (t) = Vek1 − [Vek1 − UC (0+ )]e−t/τ

(1.292)

gde je τ = CRek = 5µs, za trajanje kvazistabilnog stanja se dobija

Vek1 − UC (0+ ) Vek1 − V 0 = 4, 24µs (1.293) Na početku drugog kvazistabilnog stanja je T1 = τ ln

UB (T1+ ) = V (1) UD (T1+ ) = V (0) UC (T1+ ) = UC (T1− ) = 3, 5V (1.294) Slika 1.58: i UA (T1+ ) =

R2 R1 UC + UB = 3, 93V R1 + R2 R1 + R2

(1.295)

I sada je ekvivalentna otpornost za pražnjenje kondenzatora Rek = (R1 + R2 ) k R3 ≈ 5K,

(1.296)

a pri pražnjenju napon teži ka vrednosti Vek2 =

R3 UB = 0, 12V ≈ 0V, R1 + R2 + R3

(1.297)

tako da se za trajanje drugog kvazistabilnog stanja dobija T2 = τ ln

Vek2 − UC (T1+ ) = 4, 24µs Vek2 − V 00

(1.298)


IMPULSNA ELEKTRONIKA

50

1.15 Astabilni multivibrator prikazan na slici 1.59 realizovan je CMOS invertorima sa idealnim zaštitnim diodama na ulazu. a) Za R2 = 250K i R1 = 500K izračunati i nacrtati talasne oblike napona u tačkama A, B, C i D. b) Odrediti koji uslov treba da zadovolji odnos vrednosti otpornika R1 /R2 da bi u kolu postojale oscilacije a da ne dolazi do provod-enja zaštitnih dioda ulaza. Vdd = V (1) = 5V , V (0) = 0V , VT = 0, 4Vdd , Vd = 0V , C = 2nF i R = 12K (R << R1 , R << R2 ).

Slika 1.59:

Rešenje: a) Počnimo analizu kola od kvazistabilnog stanja u kome je UC (0− ) = V (0) = 0V

i

UB (0 ) = V (1) = 5V.

(1.299)

Kondenzator C se prazni i napon opada u tačkama D i A dostižući vrednost napona praga u tački A. S obzirom da važi UA =

R1 R2 UD + UC R1 + R2 R1 + R2

(1.300)

početna vrednost napona u tački D iznosi UD (0− )|UA =VT = V 0 = (1 +

R2 R2 R2 )VT − UC = (1 + )VT = 3V R1 R1 R1

(1.301)

Posle promene stanja u kolu naponi imaju vrednost UC (0+ ) = V (1) = 5V +

UB (0 ) = V (0) = 0V.

i

(1.302)

Pad napona se iz tačke B, kroz kondenzator C, prenosi do tačke D i sada ima minimalnu moguću vrednost


LOGIČKA KOLA

51

UDmin = V 0 − Vdd = (1 +

R2 )VT − Vdd = −2V R1

(1.303)

Korišćenjem izraza 1.300 dobijamo UA (0+ ) =

R1 R2 R2 − R1 UDmin + UC = VT + Vdd = 0, 33V R1 + R2 R1 + R2 R1 + R2

(1.304)

Na slici 1.60 je dato kolo punjenja kondenzatora. Vremenska konstanta punjenja iznosi τ = C(R k (R1 + R2 )) ≈ CR = 24µs, (1.305) a ekvivalentni generator Vek1 = 5V.

(1.306)

Slika 1.60:

Napon tačke D raste UD (t) = Vek1 − [Vek1 − UD (0+ )]e−t/τ

(1.307)

sve dok napon u tački A ne dostigne napon praga invertora VT , tako da na kraju prvog kvazistabilnog perioda napon u tački D iznosi (iz izraza 1.300) R2 R2 )VT − Vdd = 0, 5V. R1 R1 Iz izraza 1.307 se za trajanje prvog kvazistabilnog stanja dobija UD (T1− ) = V 00 = (1 +

T1 = τ ln

Vek1 − UD (0+ ) 5 − (−2) = 24µs ln = 10, 6µs 5 − 0, 5 Vek1 − UD (T1− )

(1.308)

(1.309)

Napon na kondenzatoru u ovom trenutku iznosi Uk (T1 ) = UD − UB = 0, 5V.

(1.310)

U drugom kvazistabilnom stanju naponi u tačkama B i C imaju vrednost UB = V (1) i UC = V (0).

(1.311)

Pozitivni skok napona u tački B, prenešen preko kondenzatora C, izaziva skok napona u tački D na maksimalnu vrednost UD (T1+ ) = UB + Uk = UDmax = (1 +

R2 R1 − R2 )VT + Vdd = 5, 5V, R1 R1

(1.312)

odnosno UA (T1+ ) = UAmax =

R1 R1 − R2 UD = VT + Vdd = 3, 67V. R1 + R2 R1 + R2

(1.313)


IMPULSNA ELEKTRONIKA

52 Trajanje drugog kvazistabilnog stanja definiše pražnjenje kondenzatora dok napon tačke A ne opadne na napon praga VT , odnosno napon u tački D ne dostigne 3V kako je odred-eno u trenutku t = 0− , tako da se dobija Vek2 − UD (T1+ ) Vek2 − UD (T2− ) 0 − (5, 5) = 24µs ln = 14, 55µs 0−3 (1.314) gde je Vek2 = 0V s obzirom da je u ovom kvazistabilnom stanju napon tačke C na nivou logičke nule. T2 = τ ln

Slika 1.61:

Talasni oblici napona u svim tačkama kola dati su na slici 1.61. b) Da se ne bi uključivala zaštitna dioda na ulazu invertora čiji je ulaz vezan za tačku A, potrebno je da minimalna vrednost napona u ovoj tački, data izrazom 1.304, bude veća od −Vd tj. od nule, odakle se za odnos R2 /R1 dobija R2 1 − VT /Vdd 3 ≥ = R1 1 + VT /Vdd 7

(1.315)

Slično, na početku drugog kvazistabilnog stanja, da ne bi dolazilo do uključivanja zaštitne diode vezane za izvor napajnja potrebno je da maksimalna vrednost napona u tački A bude ograničena tj. UAmax ≤ Vdd + Vd .

(1.316)

Rešavanjem ove nejednakosti dobija se opet isti uslov dat izrazom 1.315. Maksimalna promena napona u tački A oko napona praga VT iznosi ∆UA = VT − UAmin = UAmax − VT =

R1 − R2 Vdd ≥ 0 R1 + R2

(1.317)

i treba da bude veća od nule da bi postojale oscilacije u kolu, odakle se dobija uslov R1 > R2 , odnosno uslov za postojanje oscilacija bez uključivanja zaštitnih dioda na ulazu prvog invertora postoje 3 R2 (1.318) ≤ < 1. 7 R1

1.16 Za monostabilni multivibrator prikazan na slici 1.62, realizovan CMOS NILI kolima sa idealizovanom prenosnom karakteristikom, čiji je napon praga VT i sa idealnim zaštitinim diodama na ulazu,


LOGIČKA KOLA

53

a) nacrtati talasne oblike napona u tačkama A, B, C i na izlazu kola. b) Za koliko se menja trajanje izlaznog impulsa ako napon praga može da ima vrednosti iz opsega VT = 0, 3Vdd − 0, 7Vdd za C2 = C = 5nF i C2 = 0. Vdd = V (1) = 5V , V (0) = 0V , VT = Vdd /2, Vd = 0V , R=10K i C = C2 = 5nF .

Slika 1.62: Rešenje: a) Pre pojave okidnog impulsa struje kroz kondenzatore ne teku, tako da je Uul (0− ) = 0V UB (0− ) = Vdd = 5V

(1.319)

UA (0 ) = V (0) = 0V, zbog čega ne vodi dioda D. Kondenzator C2 se ispraznio kroz otpornik R UC (0− ) = Uk2 = 0V,

(1.320)

Uiz (0− ) = V (1) = 5V i Uk1 = UB − Uiz = 0V.

(1.321)

Uul (0+ ) = 5V

(1.322)

Uiz (0+ ) = V (0) = 0V

(1.323)

što na izlazu NILI kola daje

Pozitivni ulazni impuls menja stanje na izlazu NILI kola

a kako se napon na kondenzatoru ne menja naglo, dolazi do pada napona u tački B

tako da je

UB (0+ ) = Uiz + Uk1 = 0V,

(1.324)

UA (0+ ) = V (1) = 5V,

(1.325)


IMPULSNA ELEKTRONIKA

54

zbog čega provede dioda D, kroz koju se sa izlaza NILI kola (male izlazne otpornosti) brzo puni kondenzator C2 na vrednost UC (0+ ) = UA − Vd ≈ 5V.

(1.326)

Kondenzator C2 je pun i održava logičku nulu na izlazu kola tako da ulazni impuls može da se završi. Za t > 0, puni se kondenzator C sa vremenskom konstantom τ = RC a napon tačke B raste ka vrednosti UB (∞) = Vdd

(1.327)

dok ne dostigne vrednost napona praga, UB (T1 ) = VT . Iz izraza UB (t) = UB (∞) + [UB (0+ ) − UB (∞)]e−t/τ

(1.328)

se za trajanje kvazistabilnog perioda dobija Vdd Vdd − VT

(1.329)

UA = V (0) = 0V.

(1.330)

T1 = τ ln Za t > T1 je

Dioda D je inverzno polarisana jer je kondenzator C2 pun a anoda se nalazi na nivou logičke nule. Kondenzator C2 se prazni kroz otpornik R, ali dok je napon veći od VT na izlazu kola je i dalje Uiz = V (0) = 0V,

(1.331)

pa se nastavlja punjenje kondenzatora C. Napon tačke C opada

Slika 1.63:

UC (t) = UC (T1 )e−t/τ1 ≈ Vdd e−t/τ1

(1.332)

i posle vremena t = T2 dostiže vrednost VT . Iz izraza 1.332 se dobija T2 = τ1 ln

Vdd Vdd = RC ln VT VT

(1.333)

a napon tačke B dostigao je vrednost UB (T1 + T2 ) = Vdd + [Vdd − UB (0+ )]e−(T1 +T2 )/τ > VT

(1.334)

Ukupno trajanje impulsa na izlazu kola iznosi

T = T1 + T2 = τ ln

2 Vdd Vdd Vdd + τ1 ln = RC ln Vdd − VT VT (Vdd − VT )VT

(1.335)


LOGIČKA KOLA

55

Za t > T1 + T2 nastavlja se pražnjenje kondenzatora C2 a kako je napon na njemu manji od VT , na izlazu kola je Uiz = V (1) = 5V.

(1.336)

Skok napona sa izlaza kola se kroz kondenzator C prenosi do tačke B UB (T1 + T2 ) = Uiz + Uk1 = V (1) + UB (T1 + T2 ) > Vdd

(1.337)

a kako je ova vrednost veća od napona napajanja, uključuje se zaštitna dioda na ulazu NILI kola kroz koju se kondenzator C brzo prazni a napon tačke B ograničava na vrednost napona napajanja Vdd . Talasni oblici napona dati su na slici 1.63. b) Za slučaj C2 = 0 je T2 = 0, odnosno T = T1 . Iz izraza 1.329 i 1.333 se za trajanje generisanog izlaznog impulsa dobijaju vrednosti date u tabeli. C2 VT 0, 5Vdd 0, 3Vdd 0, 7Vdd

= 5nF T (µs) 69,4 78,03 78,03

% 0 12,4 12,4

C2 = 0 T (µs) % 34,7 0 17,83 48,6 60,1 73,5

Primećujemo da kondenzator C2 smanjuje uticaj tolerancije praga VT na trajanje izlaznog impulsa.

1.17 Na slici 1.64 je prikazan astabilni multivibrator realizovan pomoću idealnih CMOS invertora bez zaštitnih dioda na ulazu. a) Izračunati i nacrtati vremenske dijagrame napona u tačkama A, B i C za I = 5mA. b)Odrediti trajanja kvazistabilnih stanja za slučaj da struja I strujnog izvora ima maksimalnu dozvoljenu vrednost. Poznato je: Vdd = V (1) = 5V , V (0) = 0V , VT = V (1)/2, Vd = 0, 5V , Rd = 100Ω i C = 3, 3nF . Rešenje: a) Neka je UB (0− ) = V (1) ⇒ UA ≥ VT UC (0− ) = V (0).

(1.338)

Tada dioda ne vodi a struja I strujnog izvora teče kroz kondenzator C. Napon tačke A opada dostižući napon praga, UA (0− ) = VT ,

(1.339)


IMPULSNA ELEKTRONIKA

56

Slika 1.64: tako da je napon na kondenzatoru Uk (0) = UA − UB = −2, 5V.

(1.340)

Sada se kolo nalazi na početku kvazistabilnog stanja u kome je UB (0+ ) = V (0) = 0V

(1.341)

UC (0+ ) = V (1) = 5V zbog čega sada vodi dioda. Početni napon tačke A iznosi UA (0+ ) = UB + Uk = −2, 5V.

(1.342)

Kondenzator se puni tako da napon u tački A raste UA (t) = Vek1 − [Vek1 − UA (0+ )]e−t/τ = 4 − 6, 5e−t/τ (1.343) Na slici 1.65 je dato ekvivalentno kolo punjenja kondenzatora, gde je Rek = Rd (1.344) Vek1 = UC − Vd − Rd · I = 4V. Napon tačke A raste ka asimptotskoj vrednosti Vek1 sve dok na kraju kvazistabilnog stanja ne dostigne vrednost napona praga, odakle se za trajanje prvog kvazistabilnog stanja dobija

T1 = τ ln

Slika 1.65:

Vek1 − UA (0+ ) 6, 5 = 484ns − = CRd ln 1, 5 Vek1 − UA (T1 )

(1.345)


LOGIČKA KOLA

57

U trenutku kada nastupa promena u kolu napon na kondenzatoru dostiže vrednost Uk (T1 ) = UA − UB = 2, 5V.

(1.346)

U drugom kvazistabilnom stanju je UB = V (1) = 5V UC = V (0) = 0V,

(1.347)

Slika 1.66:

tako da dioda ne može da provodi a napon tačke A ima početnu vrednost UA (T1+ ) = UB + Uk = 7, 5V.

(1.348)

Sada struja strujnog izvora teče kroz kondenzator, kako je dato na slici 1.66, tako da se napon tačke A menja linearno sa vremenom I I t = UA (T1+ ) − t C C sve dok se zbog opadanja ne izjednači sa naponom praga, UA (t) = UB + Uk (t) = UB + Uk (T1 ) −

UA (T2− ) = VT ,

(1.349)

(1.350)

kada opet nastupa promena na izlazima invertora. Iz izraza 1.349 se za trajanje drugog kvazistabilnog stanja dobija T2 =

[UA (T1+ ) − UA (T2− )]C [7, 5V − 2, 5V ]C = = 3, 3µs I 5mA

(1.351)

b) Od vrednosti struje I strujnog izvora zavisi samo trajanje kvazistabilnog stanja T2 . Ova struja prazni kondenzator i sigurno će napon tačke A u jednom trenutku dostići napon praga. Med-utim, da bi u kolu postojale oscilacije potrebno je da se u prvom kvazistabilnom stanju kondenzator puni i da se dostigne napon VT . Kako pri punjenju napon teži ka vrednosti Vek1 uslov za postojanje oscilacija se svodi na Vek1 ≥ VT .

(1.352)

Slika 1.67:

Za Vek1 = VT se iz uslova V (1) − Vd − Rd Imax = VT

(1.353)

dobija maksimalna vrednost struje strujnog izvora za koju i dalje postoje oscilacije u kolu (1.354) Imax = 20mA.


IMPULSNA ELEKTRONIKA

58

Za I → Imax za trajanja kvazistabilnih stanja se dobijaju vrednosti T1 → ∞

i T2 =

5C = 825ns. Imax

(1.355)

1.18 Za "retrigerable"monostabilni multivibrator sa slike 1.68 nacrtati talasne oblike napona u svim tačkama kola (A, B i C) naznačivši sve njihove karakteristične vrednosti, ako se kolo okida impulsima logičke nule trajanja Ti = 0, 9µs frekvencije a) f1 = 10kHZ i b) f2 = 20kHZ (f = 1/T ). Smatrati da CMOS NI kola imaju idealne zaštitne diode ulaza i prenosnu karakteristiku sa pragom promene VT . c) Odrediti minimalno trajanje okidnog impulsa Ti kojim se kolo uvek vraća na početak kvazistabilnog stanja. Poznato je: Vdd = V (1) = 5V , V (0) = 0V , VT = V (1)/2, Vd = Vces = 0V , Vbe = Vbes = 0, 6V , β = 50, C = 3nF , R = 40K i Rb = 22K.

Slika 1.68: Rešenje: a) U stabilnom stanju na ulazu kola je prisutan napon Uul = 5V

(1.356)

tako da PNP tranzistor ne može da vodi. Kroz kondenzator ne teče struja a naponi u karakterističnim tačkama kola imaju vrednosti UA (0− ) = 0V ⇒ UC (0− ) = V (1) = 5V UB (0− ) = V (0) = 0V

(1.357)

Uk (0 ) = UA − UB = 0V. Zbog pojave okidnog impulsa Uul = V (0) = 0V

(1.358)

provede tranzistor T . S obzirom da je zadovoljen uslov βR > Rb

(1.359)


LOGIČKA KOLA

59

tranzistor radi u zasićenju sprečavajući punjenje kondenzatora. Tako za 0 < t < Ti , dok je na ulazu prisutan napon logičke nule u ostalim tačkama kola napon ima vrednost UB = V (1) = 5V Uk = Vces = 0V

(1.360)

UA = UB + Uk = 5V UC = V (0) = 0V.

Za t > Ti , kada se završi okidni impuls, na ulaz kola opet je doveden napon logičke jedinice zbog čega se zakoči tranzistor T . Logička nula iz tačke C održava UB = V (1) = 5V,

(1.361)

a zbog pražnjenja kondenzatora C napon u tački A opada ka nuli UA (t) = UA (Ti )e−t/τ = V (1)e−t/τ

τ = RC = 120µs

(1.362)

Impuls koji se generiše u tački C se završava kada napon tačke A dostigne napon praga VT odakle se iz izraza 1.362 za trajanje kvazistabilnog stanja dobija

T1 = τ ln

V (1) = τ ln 2 = 83.2µs VT (1.363) Slika 1.69:

tako da u trenutku t = T1− naponi u kolu imaju istu vrednost UB (T1− ) = V (1) = 5V UA (T1− ) = VT = 2, 5V UC (T1− ) = V (0) = 0V

(1.364)

Uk (T1− ) = UA − UB = −2, 5V. Napon niži od VT na ulazu drugog NI kola postavlja logičku jedinicu na njegov izlaz, UC (T1+ ) = V (1) = 5V (1.365) UB (T1+ ) = V (0) = 0V odnosno logičku nulu u tački B. Sada je napon u tački A negativan UA (T1+ ) = UB + Uk = −2, 5V

(1.366)

zbog čega provede zaštitna dioda na ulazu drugog NI kola ograničavajući ulazni napon na vrednost (1.367) UA (T1++ ) = −Vd = 0V.


IMPULSNA ELEKTRONIKA

60

Kondenzator se kroz izlaz prvog NI kola i zaštitnu diodu, zbog male vremenske konstante τ1 = C(Riz−N I + Rd ) → 0 (1.368) velikom strujom prepuni na novu vrednost Uk (T1++ ) = UA (T1++ ) − UB (T1++ ) = 0V.

(1.369)

Na ovaj način kolo se brzo vraća u stabilno stanje i spremno je za sledeći okidni impuls koji se javlja za T = 1/f = 100µs > T1 , kako je prikazano na slici 1.69. b) Ako se na ulaz kola dovedu okidni impulsi frekvencije f = 20KHz ⇒ T = 1/f = 50µs, dolaziće do ponovnog okidanja monostabilnog multivibratora pre nego je završeno kvazistabilno stanje (T1 = 83, 2µs > 50µs). Pojavom novog okidnog impulsa, pre nego je napon tačke A dostigao napon praga, uključivaće se tranzistor T , koji će prazniti kondenzator, i napon dovoditi na vrednost koju je imao i na početku kvazistabilnog stanja pri čemu nema promene na izlazu NI kola tj. produžava se trajanje generisanog impulsa u tački C, što je prikazano na slici 1.70.

Slika 1.70:

U trenutku kada stiže naredni okidni impuls napon tačke A dostiže vrednost UA (t = 50µs) = 5e−(T −Ti )/τ = 5e−49,1/120 = 3, 32V.

(1.370)

c) Naravno, retrigerovanje će biti uspešno ako, nebitno od vrednosti dostignutog napona na kondenzatoru, tranzistor T uvek uspe da dovede napon tačke A na vrednost sa početka kvazistabilnog stanja. Kritičan slučaj se ima kada je napon na kondenzatoru najveći a to je pred kraj kvazistabilnog stanja, kada je UAmin = VT+ = 2, 5V

tj. Ukmax = VT− = 2, 5V.

(1.371)

Zbog punog kondenzatora je | Vce |> Vces ,

(1.372)

tako da je tranzistor u aktivnom režimu sa kolektorskom strujom Ic = βIb = β

V (1) − Vbe = 10mA. Rb

(1.373)

Ekvivalentni generator za kolo sa slike 1.71 iznosi Vek = RIc = 400V,

(1.374)


LOGIČKA KOLA

61

a napon tačke A se menja po zakonu UA (t) = Vek − [Vek − UAmin ]e−t/τ (1.375) Iz uslova da je UA (t = Timin ) = V (1), tj. da tranzistor uspešno isprazni kondenzator do kraja čime se napon tačke A vraća na početnu vrednost (logičke jedinice) za minimalno trajanje okidnog impulsa se dobija

Timin = τ ln

Slika 1.71:

Vek − 2, 5 = 0, 76µs Vek − 5

(1.376)

1.19 Na slici 1.72 prikazan je retrigerabilni monostabilni multivibrator realizovan CMOS invertorima bez zaštitnih dioda na ulazu. Izračunati i nacrtati talasne oblike napona u tačkama A i B ako se na ulaz kola dovode okidni impulsi trajanja logičke nule Ti = 1µs, frekvencije a) f = 1/T = 60KHz b) f = 1/T = 120KHz. Poznato je: Vcc = V (1) = 5V , V (0) = 0V , VT = V (1)/2, Vd = 0, 5V , Rd = 50Ω, R = 20K i C = 1nF . Napon Šotki diode iznosi Vdš = 0V .

Slika 1.72: Rešenje: a) Pre dovod-enja okidnog impulsa, u stabilnom stanju, katoda diode D1 je vezana na napon napajanja tako da ne provodi. Kroz otpornik R struja ne teče (u stabilnom stanju struja kroz kondenzator uvek je jednaka nuli) pa je UA (0− ) = Vcc = 5V

(1.377)


IMPULSNA ELEKTRONIKA

62 a na izlazu drugog invertora je UB (0− ) = V (1) = 5V,

(1.378)

tako da napon na kondenzatoru iznosi Uk (0− ) = UA − UB = 0V.

(1.379)

Zbog pojave niskog napona na ulazu kola Uul = 0V, (1.380)

Slika 1.73:

provede dioda D1 . Napon na ulazu prvog invertora jednak je naponu vod-enja diode, što izaziva promenu na izlazu kola UB (0+ ) = V (0) = 0V,

(1.381)

koje se sada nalazi u kvazistabilnom stanju. Otpornici u kolu ograničavaju vrednost struje i time sprečavaju naglu promenu napona na kondenzatoru Uk (0+ ) = Uk (0− ),

(1.382)

Slika 1.74:

pa se za početni napon tačke A dobija UA (0+ ) = UB + Uk = 0V.

(1.383)

Kolo punjenja kondenzatora je dato na slici 1.73, gde je RRd = 49, 9Ω R + Rd Rd R Vek = Vcc + UD = 0, 51V R + Rd R + Rd Vremenska konstanta punjenja iznosi Rek =

τ1 = CRek = 49, 9ns.

(1.384)

(1.385)

Primećujemo da je 5τ1 < Ti , što znači da će kondenzator uspeti da se napuni do kraja, kada napon dostiže vrednost UA = Uk (t = 5τ1 ) = Vek = 0, 51V

(1.386)

a struja u kolu se svodi na nulu. U trenutku t = Ti nastupa promena na ulazu kola tj. završava se okidni impuls. Zbog visokog napona na katodi dioda D1 prestaje da vodi. Kondenzator sprečava nagle promene na ulazu prvog invertora, tako da je


LOGIČKA KOLA

63

UA (Ti+ ) = UA (Ti− ) = 0, 51V < VT UB (Ti+ ) = V (0).

(1.387)

Sada su stvoreni uslovi za punjenje kondenzatora preko otpornika R i izvora napajanja Vcc . Kondenzator se puni preko provodnog n-kanalnog FET-a na izlazu invertora, kao na slici 1.74. Kraj kvazistabilnog stanja je odred-en dostizanjem praga promene VT na ulazu prvog invertora odakle se dobija

T1 = CR ln

Vcc − UA (0+ ) = 11, 7µs Vcc − VT (1.388)

Slika 1.75:

Izlazni impuls u tački B ima ukupno trajanje TKS = Ti + T1 = 12, 7µs.

(1.389)

Povratkom u stabilno stanje izlazni napon je opet visok, UB (Ti + T1+ ) = V (1).

(1.390)

Napon u tački A ima najpre skok na vrednost UA (Ti + T1+ ) = UB + Uk = 7, 5V. (1.391)

Slika 1.76:

Iako je napon na katodi diode D1 visok tj. 5V, napon na anodi je dovoljno visok da ona provede tako da se preko male ekvivalentne otpornosti Rek = 49, 9Ω, i p-kanalnog FET-a na izlazu drugog invertora kondenzator brzo isprazni a napon tačke A svodi na vrednost napona napajanja, kada se gasi dioda D1 . Iza ovoga su naponi u svim tačkama kola stabilni kao i u trenutku t = 0− i do generisanja novog impulsa logičke nule na izlazu kola dolazi tek pojavom novog okidnog impulsa na ulazu kola. Ovo je upravo slučaj za f = 60KHZ, kada ulazni okidni impulsi imaju periodu 1 (1.392) T = = 16, 67µs f a odgovarajući talasni oblici napona su prikazani na slici 1.75. b) Ako se frekvencija ulaznih impulsa poveća na f = 120KHz, perioda iznosi T =

1 = 8, 33µs f

(1.393)


IMPULSNA ELEKTRONIKA

64

i kraća je od trajanja kvazistabilnog stanja. Sada dolazi do retrigerovanja kola tj. pre završetka kvazistabilnog stanja javlja se novi okidni impuls. Talasni oblici napona za ovaj slučaj su dati na slici 1.76. Sa slike vidimo da novi okidni impuls na ulaz kola stiže pre nego napon na kondenzatoru dostigne napon praga NI kola zbog čega nema promene na izlazu u tački B. Sada se zbog pojave okidnog impulsa stiču uslovi da provede dioda D1 , med-utim, kako je na izlazu drugog invertora napon nizak sada je uključen n-kanalni FET. Struja pražnjenja kondenzatora ima suprotan smer od struje drejna FET-a, kako je prikazano na slici 1.77. Kondenzator bi se ispraznio uspešno jer bi provela dioda podloga-drejn.

Slika 1.77:

Da se ovo ne bi dešavalo na izlaz kola se vezuje Šotki dioda koja ima napon vod-enja niži od p-n spoja, tako da se kondenzator u ovom kolu prazni, kod retrigerovanja, kroz Šotki diodu. Na ovaj način se napon na kondenzatoru vraća na vrednost 0,51V, koju je imao i na početku kvazistabilnog perioda a izlazni impuls se produžava.

1.20 Astabilni multivibrator realizovan CMOS invertorom prikazan je na slici 1.78. Prenosna karakteristika invertora data je na slici 1.79. Izračunati i nacrtati talasne oblike napona u tačkama A, B i C. Vdd = 5V , V (1) = Vdd , V (0) = 0V , R = 10K, Rc = 1K, Rb = 82K, C = 100nF , Vbe = Vbes = 0, 6V , | Vces |= 0V i β = 50.

Slika 1.78:

Slika 1.79:

Rešenje: Ako je UA (0− ) = V (0) = 0V

(1.394)


LOGIČKA KOLA

65

tranzistor ne vodi, te se kroz otpornik R i izlaz logičkog kola kondenzator C prazni. Pri opadanju napona na ulazu invertora (tačka B) sa prenosne karakteristike se vidi da promena u kolu nastupa za UB (0− ) = 1, 7V.

(1.395)

Kako tranzistor ne vodi, nema kolektorske struje niti pada napona na otporniku Rc , tako da je (1.396) UC (0− ) = UB = 1, 7V. Na početku drugog kvazistabilnog stanja naponi u kolu imaju sledeće vrednosti: UA (0+ ) = V (1) = 5V

(1.397)

a kondenzator sprečava nagle promene napona u tački B, tako da je UB (0+ ) = UB (0− ) = 1, 7V.

(1.398)

Spoj baza-emitor tranzistora T sada je direktno polarisan i on vodi sa baznom strujom UA (0+ ) − Veb = 53, 66µA, (1.399) Ib = Rb tako da kolektorska struja ima vrednost Ic = βIb = 2, 68mA.

(1.400)

Slika 1.80: Ova struja stvara pad napona na otporniku Rc zbog čega napon tačke C ima vrednost UC (0+ ) = UB (0+ ) + Rc Ic = 3, 38V.

(1.401)

Tranzistor radi u aktivnom režimu jer je Uec = UA − UC = 1, 62V > Vces ,

(1.402)

med-utim zbog punjenja kondenzatora ovaj napon opada. Tranzistor je na granici zasićenja kada je (1.403) Uec = Vces = 0V,


IMPULSNA ELEKTRONIKA

66 odnosno za

UB = UA − Vces − Rc Ic = 2, 32V,

(1.404)

što se dešava u trenutku t = T1 . Ekvivalentno kolo za period 0 < t < T1 dato je na slici 1.80, gde je Vek1 = UA (0+ ) + RIc = 31, 8V. (1.405) Struja u kolu opada I(t) = I0 e−t/τ1 ,

(1.406)

gde početna vrednost struje vremenska konstanta imaju vrednosti Vek1 − UB (0+ ) = 3, 01mA R S obzirom da je I0 =

a

τ1 = RC = 1ms.

UB (t) = Vek1 − RI(t) = Vek1 − [Vek1 − UB (0+ )]e−t/τ1

(1.407)

(1.408)

tranzistor stiže na granicu zasićenja posle vremena T1 = τ1 ln

Vek1 − UB (0+ ) = 20, 81µs Vek1 − UB (T1− )

(1.409)

Slika 1.81: Za T1 + T2 > t > T1 tranzistor je u zasićenju a ekvivalentno kolo punjenja kondenzatora je prikazano na slici 1.81, gde je R Rc UA + UC = 5V R + Rc R + Rc RRc = = 909, 1Ω R + Rc

Vek2 = Rek

(1.410)

Punjenje kondenzatora se nastavlja sve dok se u trenutku t = T1 + T2 ne dostigne napon UB = 3, 1V, (1.411) tako da se za trajanje dela prvog kvazistabilnog stanja u kome tranzistor radi u zasićenju dobija


LOGIČKA KOLA

67

Slika 1.82:

T2 = CRek ln

Vek2 − UB (T1 ) 5 − 2, 32 = 90, 91 ln = 31, 3µs Vek2 − UB (T2 ) 5 − 3, 1

(1.412)

kada nastupa promena u kolu posle koje je UA (T2+ ) = 0V,

(1.413)

a kondenzator sprečava promenu napona u tački B, UB (T2+ ) = UC (T2+ ) = UB (T2− ) = 3, 1V,

(1.414)

a toliki je i napon tačke C, jer sada tranzistor ne vodi te ne postoji pad napona na otporniku Rc . Kondenzator se prazni kroz otpornik R i izlaz logičkog kola UB (t) = UB (T2+ )e−t/τ1

(1.415)

da bi na kraju drugog kvazistabilnog stanja dostigao vrednost UB (T3− ) = 1, 7V

(1.416)

odakle se dobija T3 = τ1 ln

UB (T2 ) = 600, 8µs UB (T3 )

(1.417)

Talasni oblici napona u tačkama A, B i C prikazani su na slici 1.82. 1.21 U oscilatoru sa slike 1.83 upotrebljeni CMOS invertori imaju idealne zaštitne diode ulaza i prenosnu karakteristiku prikazanu na slici 1.84. Odrediti trajanje kvazistabilnih stanja i izračunati i nacrtati talasne oblike napona u tačkama A, B i C. Vcc = 5V , Vd = Vbe = Vbes = Vces = 0V , Rb = 50K, R = 4K, β = 20 i C = 10nF .


IMPULSNA ELEKTRONIKA

68

Slika 1.83:

Slika 1.84:

Rešenje: Analizu kola krećemo od trenutka t = 0− kada je na izlazu invertora u tački C napon UC (0− ) = V (1) = 5V. (1.418) Tranzistor T2 vodi i svojom kolektorskom strujom prazni kondenzator tako da napon tačke A opada. Kada se napon tačke A spusti ispod 3V vidimo, sa prenosne karakteristike 1.84, da na izlazu prvog invertora u tački B napon počinje da raste dostigavši u trenutku t = 0− vrednost UB (0− ) = 1V

za

UA (0 ) = 2, 5V

i

(1.419)

Uk (0 ) = UA − UC = −2, 5V, med-utim ovo nema uticaja na napon u tački C gde je sve do sada napon bio UC (0− ) = 5V.

(1.420)

jer je napon na ulazu drugog invertora sve vreme manji od 2V. Dalji pad napona na ulazu prvog invertora izaziva nagli skok napona na njegovom izlazu čime se stiču uslovi za naglu promenu napona u tački C jer je kružno pojačanje sistema veće od jedinice. Posle promene stanja u kolu naponi iznose UC (0+ ) = V (0) = 0V UA (0+ ) = UC + Uk = −2, 5V < −Vd ,

(1.421)

tako da zbog negativnog napona na ulazu invertora provede zaštitna dioda. S obzirom da pretpostavljamo da su izlazna otpornost invertora kao i otpornost zaštitne diode jednake nuli, velikom strujom kroz zaštitnu diodu doći će do pražnjenja kondenzatora C, tako da je UA (0++ ) = 0V = Uk (0++ ) iza čega se zaštitna dioda gasi.

(1.422)


LOGIČKA KOLA

69

Zbog niskog napona u tački C sada vodi tranzistor T1 sa kolektorskom strujom Vcc − Veb − UC β = 2mA Rb (1.423) Parametri ekvivalentnog kola su Ic1 =

Rek = R = 4K i Vek = UB + RIc1 = 13V

(1.424)

Slika 1.85:

pa napon tačke A raste

UA (t) = Vek − [Vek − UA (0++ )]e−t/τ1 ,

(1.425)

gde je τ1 = Rek C = 40µs, sve dok ne dostigne 2V za šta je potrebno vreme T1 = τ1 ln

Vek − UA (0++) = 6, 68µs Vek − UA (T1− )

(1.426)

Za t > T1 radna tačka prvog invertora je na prenosnoj karakteristici na potezu D−E, odnosno kolo tada ima diferencijalno pojačanje Ad = −2, s obzirom da je jednačina prave koja prolazi kroz tačke D i E Uiz = UB = 9 − 2Uul = 9 − 2UA , (1.427) tako da se sa slike 1.86 može odrediti ekvivalentna otpornost Rek1 = Rd =

U0 = J0

Slika 1.86: U0 U0 −Ad U0 R

=

R R = 1 − Ad 3

(1.428)

Sa slike 1.85 vidimo da je UA (∞) = UB (∞) + RIc1 = 9 − 2UA (∞) + RIc1

(1.429)

na osnovu čega se dobija UA (∞) = 3 +

17 RIc1 = V. 3 3

(1.430)

Kako se napon tačke A sada menja po zakonu UA (t) = UA (∞) − [UA (∞) − UA (T1 )]e−t/τ2

(1.431)


IMPULSNA ELEKTRONIKA

70

gde je τ2 = Rd C = 13, 33µs, a promena u kolu nastupa kada napon tačke A dostigne vrednost napona praga UA (t = T1 + T2 ) = 2, 5V

(1.432)

dobija se T2 = Rd C ln

UA (∞) − UA (T1 ) = 1, 95µs UA (∞) − UA (T1 + T2 )

(1.433)

Kvazistabilno stanje u kome je napon tačke C nizak ima trajanje TKS1 = T1 + T2 = 8, 63µs. (1.434) Iza toga nastupa regenerativan proces, s obzirom da je kružno pojačanje sistema veće od jedinice, posle čega je napon tačke C visok, pa vodi tranzistor T2 . Kao i u trenutku t = 0, i sada se skokovita promena napona iz tačke C pojavljuje na ulazu prvog invertora, u tački A, zbog čega se uključuje zaštitna dioda prvog invertora kroz koju se kondenzator prazni a napon na njegovom ulazu biva ograničen na vrednost

Slika 1.87:

UA (T1 + T2++ ) = Vcc .

(1.435)

Analiza kola u drugom kvazistabilnom stanju je slična, s tim da na slici 1.85 treba promeniti smer struje strujnog izvora i staviti UB = 0V

(1.436)

UB = 6 − 2UA

(1.437)

a u izrazu 1.87 UB menjati sa (što odgovara jednačini prave kroz tačke F i G), tako da se zbog identične kolektorske struje tranzistora T2 i simetrične prenosne karakteristike invertora, zbog čega je dinamičko pojačanje na delu prenosne karakteristige F − G takod-e Ad = −2,

(1.438)

dobija identično vreme za trajanje drugog kvazistabilnog stanja tj. TKS2 = TKS1

gde je

T3 = T1

i T4 = T2 .

(1.439)

Talasni oblici napona u svim tačkama kola prikazani su na slici 1.87, gde su uočljiva izobličenja napona u tački B pred kraj kvazistabilnih stanja a posledica su ne idealne prenosne karakteristike invertora.


LOGIČKA KOLA

71

1.22 Za Start/Stop astabilni multivibrator sa slike1.88, realizovanog CMOS NI kolima sa idealnim zaštitnim diodama ulaza, izračunati i nacrtati vremenske dijagrame napona u tačkama A, B, C i D pri promenama stanja na S/S ulazu. Vdd = V (1) = 5V , V (0) = 0V , VT = V (1)/2, Vd = 0V , C=10nF, R=10K i R1 = 1M .

Slika 1.88:

Rešenje: Za S/S = V (0) = 0V

(1.440)

je UC (0− ) = V (1) = 5V

(1.441)

UA (0− ) = V (0) = 0V a oscilacije u kolu ne postoje, tako da je napon na kondenzatoru Uk (0− ) = UB − UA = 5V,

(1.442)

jer zbog velike ulazne otpornosti CMOS kola ne teče struja kroz otpornike R i R1 tako da je UB (0− ) = UD (0− ) = UC = 5V. (1.443) Kada se na ulaz S/S dovede napon logičke jedinice, NI kolo počinje da radi kao invertor napona u tački D. S obzirom da je u tački D prisutan napon logičke jedinice, na izlazu NI kola je UC (0+ ) = V (0) = 0V, (1.444) zbog čega je UA (0+ ) = V (1) = 5V.

(1.445)

Otpornici u kolu ograničavaju struju i tako onemogućavaju naglu (trenutnu) promenu napona na kondenzatoru pa je Uk (0+ ) = Uk (0− ) = 5V +

a

UB (0 ) = UA + Uk = 10V.

(1.446)


IMPULSNA ELEKTRONIKA

72

Slika 1.89: Napon na ulazu drugog NI kola je dovoljno visok da se uključi zaštitna dioda na njegovom ulazu, ograničavajući napon tačke D na vrednost UD (0++ ) = Vdd + Vd = 5V.

(1.447)

Dok zaštitna dioda vodi, napon tačke D biće konstantan a kondenzator se prazni preko ekvivalentne otpornosti Rek = R k R1 = 9, 901K ≈ 10K

(1.448)

tako da napon tačke B opada od početne vrednosti 10V ka asimptotskoj vrednosti Vek1 =

R UD = 0, 05V ≈ 0V R + R1

UB (t) = Vek1 − [Vek1 − UB (0+ )]e−t/τ1

, τ1 = CRek ≈ 100µs

(1.449) (1.450)

Zaštitna dioda se gasi kada je Id = 0 ⇒ UB (T1− ) = UD (T1− ) = 5V

(1.451)

na osnovu čega se iz izraza 1.450 dobija 0 − 10 = τ1 ln 2 = 69, 3µs (1.452) 0−5 Za t > T1 zaštitna dioda više ne vodi, kroz otpornik R1 ne teče struja, tako da su naponi tačaka B i D identični. Sada se kondenzator nastavlja da prazni sa vremenskom konstantom T1 = τ1 ln

τ2 = CR = 100µs.

(1.453)

S obzirom da je R1 À R praktično smo pri pisanju izraza 1.450 zanemarili struju kroz R1 , tako da se isti izraz može koristiti i za t > T1 kada zaštitna dioda ne vodi. Kvazistabilno stanje se završava kada, zbog pražnjenja kondenzatora, napon na ulazu NI kola opadne na vrednost napona praga tj. UD (T2− ) = UB (T2− ) = VT = 2, 5V

(1.454)


LOGIČKA KOLA

73

odakle se iz izraza 1.450 dobija 0 − 10 = RC ln 4 = 138, 6µs 0 − 2, 5

(1.455)

Uk (T2− ) = UB − UA = 2, 5 − 5 = −2, 5V.

(1.456)

T2 = τ2 ln a napon na kondenzatoru iznosi

Kolo prelazi u drugo kvazistabilno stanje u kome je UC = V (1) = 5V

i

UA = V (0) = 0V,

(1.457)

dok je napon tačke B na početku ovog kvazistabilnog stanja jednak UB (T2+ ) = UA + Uk = −2, 5V < −Vd ,

(1.458)

zbog čega provede zaštitna dioda na ulazu NI kola koja je vezana na masu ograničivši napon tačke D na vrednost UD (T2++ ) = −Vd = 0V.

(1.459)

Vremenska konstanta punjenja kondenzatora je τ3 = τ1 = CRek a napon paste ka vrednosti Vek2 =

R1 R UD + UC = 0 + 4, 95 = 4, 95V ≈ 5V R + R1 R + R1

(1.460)

Kada napon tačke B dostigne vrednost UB (T3− ) = UD (T3− ) = −Vd

(1.461)

gasi se zaštitna dioda na ulazu NI kola, posle T3 = τ3 ln

Vek2 − (−2, 5) = 40, 5µs Vek2 − (−UD )

(1.462)

a kondenzator nastavlja punjenje samo kroz otpornik R dok napon na ulazu NI kola ne dostigne napon praga čime se završava ovo kvazistabilno stanje posle T4 = τ2 ln

5 − (−2, 5) = τ2 ln 3 = 109, 9µs 5 − 2, 5

(1.463)

Na kraju ovog kvazistabilnog stanja napon na kondenzatoru iznosi Uk (T4− ) = UB − UA = 2, 5 − 0 = 2, 5V.

(1.464)

Na početku generisanja svakog sledećeg impulsa u tački A početni napon u tački B iznosi UB (T4+ ) = UA + Uk = 5 + 2, 5 = 7, 5V,

(1.465)

a ne 10V kao u slučaju prvog generisanog impulsa, tako da zaštitna dioda vodi


IMPULSNA ELEKTRONIKA

74

T5 = τ1 ln

0 − 7, 5 = τ1 ln 1, 5 = 40, 5µs 0−5

(1.466)

umesto 69, 3µs, koliko je vodila dok se generisao prvi izlazni impuls. Generisanje impulsa prestaje, a naponi u svim tačkama se vraćaju na vrednosti koje su imali u stabilnom stanju, kada se na ulaz S/S dovede napon logičke nule.

1.23 Na slici 1.90 je dat izrazito nesimetričan astabilni multivibrator realizovan CMOS NI kolima. Odrediti odnos trajanja kvazistabilnih perioda i izračunati i nacrtati talasne oblike napona u tačkama A, B i C smatrajućida kola imaju idealne zaštitne diode ulaza. Parametri kola su: Vdd = 5V , V (1) = Vdd , V (0) = 0V , VT = Vdd /2, Vd = 0V , A = 250µA/V 2 , | VT p |= 1V , R = 50K i C = 5nF .

Slika 1.90: Rešenje: Počećemo analizu kola iz kvazistabilnog stanja u kome je UB (0− ) = V (1) = 5V.

(1.467)

UC (0− ) = V (0) = 0V

(1.468)

Tada je a p-kanalni FET vodi i puni kondenzator, s obzirom da mu je napon gejt-sors veći od napona praga | UGS |>| VT p | . (1.469) Napon tačke A raste do vrednosti UA (0− ) = VT = 2, 5V = Vk (0− )

(1.470)

kada nastupa promena u kolu. U narednom kvazistabilnom stanju je UB (0+ ) = V (0) = 0V,

(1.471)


LOGIČKA KOLA

75

pa tranzistor više ne vodi jer je UC (0+ ) = V (1) = 5V ⇔ UGS = 0V < VT p .

(1.472)

Napon u tački A je sada veći od napona napajanja UA (0+ ) = UC + Uk = 7, 5V > Vdd

(1.473)

zbog čega provede zaštitna dioda na ulazu NI kola (uključila bi se i dioda drejnpodloga FET-a) ograničivši napon na vrednost napona napajanja UA (0++ ) = Vdd = 5V,

(1.474)

tako da se kondenzator isprazni tj. Uk (0++ ) = 0V = UA − UC .

(1.475)

Vreme pražnjenja zanemarujemo jer je τpr = C[Riz−N I + (Riz−N I + R) k Rd ] → 0,

(1.476)

posle čega se zaštitna dioda gasi. Pad napona tačke A i pražnjenje kondenzatora se nastavlja kroz otpornik R i izlaz izlaznog NI kola sve dok se napon ne spusti na vrednost (1.477) UA (T1− ) = VT = 2, 5V, čime se za trajanje ovog kvazistabilnog stanja dobija T1 = RC ln

UA (0++ ) = RC ln 2 = 173, 3µs UA (T1− )

(1.478)

Napon na kondenzatoru dostiže vrednost Uk (T1− ) = UA − UC = −2, 5V.

(1.479)

Posle promene stanja u kolu na početku drugog kvazistabilnog stanja je UB (T1+ ) = V (1) = 5V UC (T1+ ) = V (0) = 0V,

(1.480)

tako da FET vodi a zbog niskog napona tačke A, UA (T1+ ) = UC + Uk = −2, 5V < −Vd ,

(1.481)

uključuje se zaštitna dioda vezana na masu ograničavajući napon na vrednost UA (T1++ ) = −Vd = 0V

(1.482)

a kondenzator se vrlo brzo isprazni Uk (T1++ ) = UA − UC = 0V.

(1.483)


IMPULSNA ELEKTRONIKA

76

U prvom delu ovog kvazistabilnog stanja napon drejn-sors je dovoljno veliki da FET radi u aktivnom režimu (oblast zasićenih karakteristika) sa konstantnom strujom drejna Id = A(| UGS | − | VT p |)2 = A(5 − 1)2 = 4mA

(1.484)

Početna struja kroz otpornik R ima vrednost (UC − UA ) = 100µA (1.485) R i ona opada sa rastom napona tačke A tako da je minimalno 40 puta manja od struje FET-a i može biti zanemarena. U tom slučaju se kondenzator puni konstantnom strujom drejna tj. napon se menja približno linearno IR =

UA (t) = UA (T1++ ) +

Id t = 8 · 105 t C

(1.486)

sve dok je FET u oblasti zasićenih karakteristika. Uslov rada u ovoj oblasti je | UDS |≥| UGS | − | VT p | (1.487) tako da se kondenzator puni do vrednosti USD = 5 − 1 = 4V ⇒ UD = Vdd − 4 = 1V

(1.488)

pa se iz izraza 1.486 dobija vreme punjenja T20 =

1 C = = 1, 25µs Id 8 · 10−5 (1.489)

Slika 1.91:

Za t > T20 FET je u omskoj oblasti (nezasićenih karakteristika) gde je struja drejna promenljiva zbog uticaja promenljivog napona UDS . Integralna jednačina koja opisuje dalje punjenje kondenzatora ima oblik Z 1 t Id (t)dt =| VT p | C 0 Z i A th + 2(Vdd + VT p )(Vdd − UA (t)) − (Vdd − UA (t))2 dt C 0

UA (t) =

(1.490)

koju treba rešiti uz uslov da je za t = T200 napon tačke A dostigao vrednost UA (T200 ) = VT = Vdd /2

(1.491)


LOGIČKA KOLA

77

krenuvši od početne vrednosti UA (0) =| VT p |= 1V.

(1.492)

Diferenciranjem izraza 1.490 dobija se UA0 =

2A(Vdd + VT p ) h (Vdd − UA )2 i (Vdd − UA ) − C 2(Vdd + VT p )

(1.493)

što posle sred-ivanja poprima oblik Rikatijeve diferencijalne jednačine UA0 +

2VT p A A AVdd (Vdd + 2VT p ) UA + UA2 = C C C

, UA0 = 0

(1.494)

Lako se uočava partikularno rešenje (1.495)

UA = Vdd , tako da se posle smene UA = Vdd +

1 z

(1.496)

dobija linearna diferencijalna jednačina z0 −

2A(VT p + Vdd ) A z= C C

(1.497)

čije rešenje ima oblik 2A(Vdd + VT p ) hZ 2A(Vdd + VT p ) i t t A − C C dt + C1 z=e e C

(1.498)

Smenom ovog rešenja u izraz 1.496 za UA i korišćenjem početnog uslova (UA (0) = 1V ), odred-uje se konstanta C1 , da bi se na kraju dobio izraz za napon tačke A UA (t) = Vdd +

1 h 1 1 − 3e 2(Vdd + VT p )

2A(Vdd + VT p ) i t C

(1.499)

odakle se iz uslova 1.491 sračunava T200 =

5Vdd + 4VT p C ln = 0, 84µs 2A(Vdd + VT p ) 3Vdd

(1.500)

tako da drugo kvazistabilno stanje traje T2 = T20 + T200 = 2, 09µs Odgovarajući talasni oblici napona su dati na slici 1.91.

(1.501)


IMPULSNA ELEKTRONIKA

78

Slika 1.92: 1.24 Aktivni elementi generatora impulsa na slici 1.92 su dvoulazna NI CMOS logička kola. Odrediti frekvenciju impulsa na izlazu ako se može uzeti da je napon praga CMOS kola VT = Vdd /2 i da su otpornosti uključenih tranzistora zanemarljive. Nacrtati impulsne oblike napona u obeleženim tačkama kola. Svi ulazi CMOS kola imaju zaštitne diode prema linijama za napajanje. Naponski nivoi logičke jedinice i nule iznose V (1) = Vdd i V (0) = 0V , respektivno. Rešenje: Prva dva CMOS NI kola iskorišćena su za realizaciju astabilnog multivibratora i ovaj deo kola se može analizirati potpuno nezavisno od ostatka mreže. S obzirom da je na ulaz prvog NI kola vezan otpornik 10R, u vremenskom intervalu kada vodi zaštitna dioda na ulazu ovog NI kola, ekvivalentna otpornost preko koje se prazni kondenzator iznosi Rek = 10R k R ≈ R (1.502) tako da se može zanemariti uticaj vod enja zaštitne diode. Neka je UB (0− ) = Vdd = 5V ⇒ UC (0− ) = 0V.

(1.503)

Napon tačke A raste zbog punjenja kondenzatora C preko izlaza prvog NI kola i dostiže vrednost UA (0− ) = VT = Uk (0− ). (1.504) Daljom analizom mreže ćemo utvrditi da u trenucima kada nastupa promena u kolu, napon u tačkama D i E je visok tako da je na izlazu kola prisutna logička nula tj. Uiz = UF (0− ) = 0V.

(1.505) Regenerativni proces, u kolu astabilnog multivibratora, obezbed uje naglu promenu napona na izlazima NI kola tako da je UB (0+ ) = V (0) = 0V

i

+

UC (0 ) = Vdd . Kako se napon na kondenzatoru ne može naglo da promeni sada je

(1.506)


LOGIČKA KOLA

79

UA (0+ ) = UC + Uk = Vdd + VT > Vdd .

(1.507)

Napon na ulazu NI kola je dovoljno visok da vodi zaštitna dioda sve dok se napon tačke A ne spusti ispod vrednosti napona napajanja. Vremenski interval u kome zaštitna dioda vodi nećemo analizirati posebno zbog velike vrednosti otpornika vezanog na ulazu prvog NI kola. Zato možemo pisati da u toku celog kvazistabilnog stanja važi UA (t) = UB − [UB − UA (0+ )]e−t/τ = (Vdd + VT )e−t/τ

(1.508)

Prvo kvazistabilno stanje se završava kada napon tačke A opadne na vrednost napona praga VT , tako da je T1 = τ ln

Vdd + VT = τ ln 3 ≈ 1, 1RC VT

(1.509)

Na kraju kvazistabilnog stanja je Uk (T1− ) = UA − UC = VT − Vdd .

(1.510)

Da vidimo šta se dešavalo unutar ovog kvazistabilnog stanja na izlazu kola. Skok napona iz tačke C se kroz kondenzator prenosi do tačke D, gde je napon već bio visok (veći od VT ). Zbog pozitivnog skoka napona uključiće se zaštitna dioda na ulazu četvrtog NI kola i kroz nju se vrlo brzo kondenzator isprazni a napon tačke D svodi na napon napajanja. Sve ovo ne utiče na izlazni napon kola. Med-utim, u trenutku t = 0+ javlja se pad napona na izlazu trećeg NI kola. Pad napona se prenosi dalje i na izlaz diferencijatora (tačka E), tako da se zbog UE (0+ ) = 0V

(1.511)

menja stanje na izlazu kola i sada je UF (0+ ) = Vdd = 5V. (1.512) Trajanje pozitivnog izlaznog impulsa je odred-eno punjenjem kondenzatora

Slika 1.93:


IMPULSNA ELEKTRONIKA

80

VE (t) = Vdd − [Vdd − VE (0+ )]e−t/τ = Vdd [1 − e−t/τ ]

(1.513)

dok napon na ulazu ne dostigne napon praga NI kola, tako da je Vdd = RC ln 2 ≈ 0, 7RC (1.514) Vdd − VT U ovom trenutku se menja samo stanje na izlazu kola a do kraja kvazistabilnog stanja T1 se nastavlja punjenje kondenzatora kada napon dostiže vrednost Ti = τ ln

VE (T1 ) = Vdd [1 − e−T1 /τ ] = Vdd [1 − e−τ ln 3/τ ≈ 0, 95Vdd

(1.515)

Na početku drugog kvazistabilnog stanja u kolu astabilnog multivibratora situacija je sledeća: UB (T1+ ) = Vdd UC (T1+ ) = 0V ⇒ UA (T1+ ) = UC + Uk = VT − Vdd < 0V,

(1.516)

zbog čega se opet uključuje zaštitna dioda na ulazu prvog invertora. Analiza kola je slična kao i u prvom kvazistabilnom stanju a za trajanje drugog kvazistabilnog stanja se dobija 2Vdd − VT = RC ln 3 ≈ 1, 1RC = T1 (1.517) Vdd − VT I izlazno kolo je simetrično, tako da u toku trajanja drugog kvazistabilnog stanja, pozitivan impuls na izlazu kola (tačka F ), trajanja Ti , biva generisan pod uticajem izlaza diferencijatora čiji je izlaz u tački D. Na osnovu ovoga vidimo da je perioda izlaznih impulsa T = T1 = T2 , (1.518) T2 = τ ln

odnosno frekvencija iznosi f = 1/T =

0, 9 . RC

(1.519)

1.25 Za kolo sa slike 1.94 a) odrediti napone V1 , V2 , polaritet ulaznog napona Uul i vrednost kondenzatora C2 tako da prvi deo kola bude monostabilni multivibrator sa trajanjem kvazistabilnog stanja T1 = 5ms. b) Odrediti kondenzator C3 tako da impuls u tački F kasni 2ms. Nacrtati signale u svim tačkama kola u intervalu od 8ms od trenutka kada se na Uul dovede signal koji pobudi monostabilni multivibrator. Vdd = V (1) = 15V , V (0) = 0V , VT = Vdd /2, R2 = 100K, R3 = 1K, R4 = 20K i R5 = 200K. Rešenje: a) Da bi ulazno NI kolo moglo da reaguje na signal doveden na ulaz Uul potrebno je da napon tačke C bude veći od napona praga NI kola tj. UC (0− ) = V (1).

(1.520)


LOGIČKA KOLA

81

Slika 1.94: U stabilnom stanju kroz kondenzator C2 ne teče struja tako da je

Neka je

UB (0− ) = V2 < VT .

(1.521)

V2 = 0V ⇒ Uk2 (0− ) = 0V.

(1.522)

Da bi se stanje u kolu promenilo potreban je pozitivan skok napona u tački B a on dolazi kao posledica pada napona u tački A što znači da je u stabilnom stanju, tj. pre okidanja kola napon tačke A veći od napona praga VT . Neka je UA (0− ) = Vdd ,

(1.523)

a kolo se dakle okida okidnim impulsom logičke nule tako da je Uul (0− ) = Vdd UA (0− ) = V1 = Vdd

(1.524)

UB (0 ) = V2 = 0V. Padom ulaznog napona

Uul (0+ ) = 0V

(1.525)

menja se stanje na izlazu diferencijatora, UA (0+ ) = UA (0− ) + ∆Uul = 0V,

(1.526)

zbog čega napon na izlazu NI kola odlazi na nivo logičke jedinice. Sada je UB (0+ ) = UN I−iz + Uk2 = Vdd ⇒ UC (0+ ) = V (0) = 0V

(1.527)

čime je krenulo generisanje impulsa u tački C. Diferencijator ima malu vremensku konstantu, τd = R1 C1 → 0,

(1.528)

tako da se u tački A napon brzo vraća na vrednost UA (t > 5τd ) = V1 = Vdd .

(1.529)

Monostabilno kolo se vraća u stabilno stanje posle T1 = 5ms, kada se u tački C ponovo uspostavlja nivo logičke jedinice, zbog izjednačavanja napona tačke B sa naponom praga VT na osnovu čega se odred-uje vrednost kondenzatora C2


IMPULSNA ELEKTRONIKA

82

UB (∞) − UB (0+ ) 0 − Vdd = C2 R2 ln 2 − = C2 R2 ln 0 − VT UB (∞) − UB (T1 ) T1 ⇒ C2 = = 72nF. R2 ln 2

T1 = 5ms = C2 R2 ln

(1.530)

Kada bi u stabilnom stanju napon tačke F iznosio UF (0− ) = V (0) = 0V

(1.531)

napon tačke E bi imao vrednost UE (0− ) = UC (0− )

R5 > VT R3 + R4 + R5

(1.532)

jer kroz kondenzator C3 u stabilnom stanju ne teče struja, na osnovu čega se zaključuje da u stabilnom stanju naponi imaju vrednosti UF = UE = UD = UC = V (1).

(1.533)

Kašnjenje impulsa u tački F , u odnosu na tačku C, unosi integrator R3 C3 čiji se izlazni napon iz tačke D vodi na ulaz naponskog komparatora sačinjenog od dva invertora (dvoulazna NI kola sa kratkospojenim ulaznim priključcima) i otpornika R4 i R5 . Promena stanja na izlazu komparatora nastaje kada napon tačke E dostiže vrednost napona praga VT , odakle se za pragove okidanja lako dobija VT − UF (0) R4 = 8.25V R5 VT − UF (1) V 00 = VT + R4 = 6, 75V R5 (1.534) Kada krene generisanje impulsa logičke nule u tački C, V 0 = VT +

UC (0+ ) = V (0),

(1.535)

kondenzator C3 sprečava nagle promene na izlazu kola tj. UD (0+ ) = UD (0− ) = Vdd = VE (0+ ) = VF (0+ ), (1.536) pa se ne menjaju ni naponi u tačkama E i F . Vremenska konstanta punjenja kondenzatora C3 je

Slika 1.95:


LOGIČKA KOLA

83

τ3 = C3 [(R4 + R5 ) k R3 ] = 2, 49ms.

(1.537)

Punjenje se odvija ka asimptotskoj vrednosti R3 R3 UF = V (1) = 0, 068V R3 + R4 + R5 R3 + R4 + R5

UD (∞) =

(1.538)

Iz izraza 1.530 vidimo da do promene u kolu dolazi kada je UD = V 00 = 6, 75V

(1.539)

odakle se dobija T2 = 2ms = τ3 ln

UD (∞) − UD (0+ ) UD (∞) − Vdd = τ3 ln UD (∞) − V 00 UD (∞) − UD (T2− )

(1.540)

odnosno C3 =

T2 0,068−15 = 2, 5µF [R3 k (R4 + R5 )] ln 0,068−6,75

(1.541)

UE =

R5 R4 UD + UF R4 + R5 R4 + R5

(1.542)

UE =

R5 R4 UD + Vdd R4 + R5 R4 + R5

(1.543)

S obzirom da je

za 0 < t < 2ms je

a kako je napon tačke C na nivou logičke nule napon tačke E teži ka UE (∞)1 =

R3 + R4 V (1) = 1, 425V R3 + R4 + R5

(1.544)

jer je sada UF = V (1).

(1.545)

Za 2ms < t < 5ms nastavlja se pražnjenje kondenzatora C3 ali je UF = V (0) = 0V.

(1.546)

Negativni skok iz tačke F , iz izraza 1.542 vidimo, izaziva trenutni pad i u tački E na vrednost R5 UE (2ms+ ) = V 00 = 6, 136V. (1.547) R4 + R5 Vremenska konstanta pražnjenja kondenzatora C3 je ostala ista a napon tačke E sada konvergira ka vrednosti UE (∞)2 = UE (∞)1 − (7, 5 − 6, 136) = 0, 062V, odnosno UD (∞)1 =

UE (∞) [R4 + R5 ] = 0, 068V. R5

(1.548)

(1.549)


IMPULSNA ELEKTRONIKA

84

Na osnovu ovoga se lako odred-uje dostignuti napon u tački D posle proteklih 5ms UD (5ms) = UD (∞)1 − [UD (∞)1 − Vdd ]e−5ms/τ3 = 2, 09V

(1.550)

a iz izraza 1.542 se dobija UE (5ms) = 1, 9V.

(1.551)

UC = Vdd

(1.552)

+

Za t = 5ms je a UF je još uvek na logičkoj nuli tako da napon tačke D počinje da raste ka vrednosti UD (∞)2 =

R4 + R5 UC = 14, 93V. R3 + R4 + R5

(1.553)

Posle vremena T3 napon tačke D se izjednačava sa gornjim pragom komparatora tako da je T3 = τ3 ln

UD (∞)2 − 2, 09 = 1, 63ms UD (∞)2 − 8, 25

(1.554)

Dakle napon u tački F se vraća na visok logički nivo posle 5ms + T3 = 6, 63ms od pojave okidnog impulsa na ulazu kola UF (6, 63ms+ ) = Vdd UE (6, 63ms− ) = VT = 7, 5V

(1.555)

tj. napon tačke E je dostigao napon praga logičkog kola. Sada skok napona u tački F izaziva trenutnu promenu napona u tački E na novu vrednost UE (6, 63ms+ ) = UE (6, 63ms− ) +

R4 UF = 8, 86V, R4 + R5

(1.556)

posle čega ovaj napon raste do napona napajanja. 1.26 Na ulaz CMOS invertora sa slike 1.96 se dovode pravougaoni impulsi frekvencije f = 4M Hz amplitude 5V. Približno odrediti srednju snagu gubitaka u kolu ako je Vdd = 5V i C = 100pF a otpornost tranzistora u omskoj oblasti iznosi Ro = 750Ω. Rešenje: S obzirom da tranzistori u kolu sa slike 1.96 vode istovremeno samo u prelaznom režimu koji ćemo zanemarivati, kolo ima strukturu integratora čiji se kondenzator puni preko izlazne otpornosti tranzistora T2 a prazni kroz tranzistor T1 . Vremenski dijagram izlaznog napona u stacionarnom stanju prikazan je na slici 1.97. Kada je na ulazu prisutan napon logičke jedinice Uul = 5V , vodi tranzistor T2 , a kondenzator se puni ka naponu napajanja Vdd sa vremenskom konstantom τ = CRo = 75ns. Ako promena na ulazu nastupa posle poluperiode

(1.557)


LOGIČKA KOLA T1 =

1 = 125ns 2f

85 (1.558)

na kondenzatoru je dostignut napon Uiz = Vdd − V0 .

(1.559)

S obzirom na vezu Vdd − V0 Vdd − (Vdd − V0 ) (1.560) Vdd − V0 = τ ln V0

T1 = τ ln

za vrednost minimalnog napona na kondenzatoru se dobija

Vdd 1 + eT1 /CRo Vdd = = 0, 79V 1 + e1/2f CRo (1.561) U toku jedne poluperiode promena energije na kondenzatoru iznosi

Slika 1.96:

V0 =

Slika 1.97:

i 1 h h i 2 2 − Vmin = C (Vdd − V0 )2 − V02 ∆E = 12C Vmax 2 pa se za srednju snagu gubitaka dobija

(1.562)

∆E = 2∆Es = f CVdd (Vdd − 2V0 ) = 6, 84mW T1

(1.563)

P =


priprema za kolokvij  

Ovo je samo testna priprema za kolokij.

Advertisement
Read more
Read more
Similar to
Popular now
Just for you